半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：井上学
公報種別：公開公報
出願番号（国際出願番号）：特願2006-138428
公開番号（公開出願番号）：特開2007-311514
出願日： 2006年05月18日
公開日（公表日）： 2007年11月29日
要約：

【課題】スピン注入磁化反転を用いたMRAMにおいて、微細なメモリセルで十分な書き換え動作を実現するとともに、読み出しディスターブを抑えつつ読み出し電流を大きくとる。【解決手段】トンネル磁気抵抗素子の自由層がビット線側にある場合、PMOSトランジスタを用い、トンネル磁気抵抗素子の固定層がビット線側にある場合、NMOSトランジスタを用いて、反平行化書き換えをソース接地で行う。読み出し動作を反平行書き換え方向で読み出すことで、読み出し書き込み動作マージンを向上する。【選択図】図2

請求項（抜粋）：

複数のワード線と、前記ワード線と交差する方向に配線される複数のビット線と、前記ワード線と前記ビット線の所定の交点に配置される複数のメモリセルを具備し、前記複数のメモリセルは、固定層とトンネル膜と自由層とが積層されるトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子に接続されるP型MISFETとを有し、前記固定層は、前記トンネル膜に隣接して配置され電子スピンの向きが所定の方向に固定され、前記自由層は、前記トンネル膜の固定層に隣接する面に対向する面に隣接して、電子スピンの向きが前記固定層に対して平行、反平行のいずれかをとり、前記P型MISFETのゲートは、前記ワード線に接続され、前記P型MISFETのドレインは、前記トンネル磁気抵抗素子の前記固定層側に接続されることを特徴とする半導体装置。

IPC (4件)：

H01L 21/824 , H01L 27/105 , H01L 43/08 , G11C 11/15

FI (4件)：

H01L27/10 447 , H01L43/08 Z , G11C11/15 140 , G11C11/15 150

Fターム (32件)：

4M119AA03 , 4M119AA11 , 4M119BB01 , 4M119CC02 , 4M119CC05 , 4M119CC06 , 4M119DD33 , 4M119DD34 , 4M119DD45 , 4M119DD55 , 4M119EE03 , 4M119EE22 , 4M119EE27 , 4M119EE29 , 4M119EE33 , 4M119EE35 , 4M119FF05 , 4M119FF15 , 4M119FF17 , 4M119FF18 , 4M119HH01 , 4M119HH05 , 5F092AB08 , 5F092AC12 , 5F092AD03 , 5F092AD24 , 5F092AD25 , 5F092BC03 , 5F092BC04 , 5F092DA01 , 5F092DA03 , 5F092EA06

引用特許：

出願人引用 (1件)

スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
公報種別：公開公報出願番号：特願2003-351788 出願人：株式会社日立製作所

審査官引用 (1件)

記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子
公報種別：公開公報出願番号：特願2001-375089 出願人：コミツサリアタレネルジーアトミーク

前のページに戻る