特許
J-GLOBAL ID:200903064253352349
半導体複合装置、光プリントヘッド、及び画像形成装置
発明者:
,
,
,
出願人/特許権者:
,
代理人 (2件):
前田 実
, 山形 洋一
公報種別:公開公報
出願番号(国際出願番号):特願2003-382121
公開番号(公開出願番号):特開2004-179646
出願日: 2003年11月12日
公開日(公表日): 2004年06月24日
要約:
【課題】 小型化及び材料コストの低減を図ることができる半導体複合装置を提供する。【解決手段】 半導体複合装置は、基板101と、基板101の表面に形成されたメタル層102と、メタル層102上に貼り付けられたシート状のLEDエピタキシャルフィルム103と、基板101の表面に貼り付けられたシート状の集積回路薄膜104とを有する。また、半導体複合装置は、LEDエピタキシャルフィルム103のLED106の発光部上から基板101の表面を経由して集積回路薄膜104の端子領域107a上に至る領域に形成され、LEDエピタキシャルフィルム103のLED106と集積回路薄膜104の端子領域107aとを電気的に接続する薄膜の個別配線層105を有する。【選択図】 図3
請求項(抜粋):
基板と、
少なくとも一つの半導体素子を有し、前記基板の表面に貼り付けられたシート状の第1の半導体薄膜と、
集積回路及び第1の端子領域を有し、前記基板の前記表面に貼り付けられたシート状の第2の半導体薄膜と、
前記第1の半導体薄膜の前記半導体素子上から前記基板の前記表面を経由して前記第2の半導体薄膜の前記第1の端子領域上に至る領域に形成され、前記第1の半導体薄膜の前記半導体素子と前記第2の半導体薄膜の前記第1の端子領域とを電気的に接続する薄膜の第1の個別配線層と
を有することを特徴とする半導体複合装置。
IPC (4件):
H01L33/00
, B41J2/44
, B41J2/45
, B41J2/455
FI (2件):
Fターム (30件):
2C162AE28
, 2C162AE47
, 2C162FA04
, 2C162FA17
, 2C162FA23
, 2C162FA45
, 5F041AA47
, 5F041CA02
, 5F041CA12
, 5F041CA35
, 5F041CA36
, 5F041CA46
, 5F041CA49
, 5F041CA53
, 5F041CA65
, 5F041CA66
, 5F041CA74
, 5F041CA85
, 5F041CA87
, 5F041CA92
, 5F041CB13
, 5F041CB22
, 5F041CB33
, 5F041DA13
, 5F041DA19
, 5F041DA33
, 5F041DA34
, 5F041DA83
, 5F041DB07
, 5F041FF13
引用特許:
出願人引用 (1件)
-
カード型情報制御装置
公報種別:公開公報
出願番号:特願平8-222438
出願人:株式会社日立製作所
審査官引用 (3件)
引用文献:
前のページに戻る