特許
J-GLOBAL ID:200903064299554094

導電体回路パターン付グリーンシート及びそれを用いたセラミック多層配線基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高橋 明夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-354181
公開番号(公開出願番号):特開2000-183530
出願日: 1998年12月14日
公開日(公表日): 2000年06月30日
要約:
【要約】【課題】配線回路パターンの比抵抗を小さくして高速化に対応でき、また、配線の高密度化に対応できる配線幅100μm以下の導体回路パターンが容易に得られる改良された導電体回路パターン付グリーンシート及びそれを用いたセラミック多層配線基板の製造方法を実現する。【解決手段】支持体に形成された導体回路パターンをグリーンシートに転写する際に、パターン付支持体をエッチングにより溶解、除去することにより、グリーンシートに力がかかることなく(グリーンシートが変形することなく)、パターンの脱落等もなく、高精度に歩留りよく転写できる。得られた導体回路付グリーンシートを互いに整合するように重ね合わせて加熱圧着し、重ね合わせセラミックのXY方向の収縮を制限し、Z(厚さ)方向に荷重を加えながら焼結しているために、半導体素子の基板へ接続位置のずれ、内部配線の位置ずれがない。
請求項(抜粋):
ビアホールを施し、ビアホールに導体ペーストが充填されたグリーンシート上に、接着層を介して金属導体からなる回路パターンが貼付された導電体回路パターン付グリーンシート。
IPC (2件):
H05K 3/46 ,  H05K 3/20
FI (2件):
H05K 3/46 H ,  H05K 3/20 A
Fターム (32件):
5E343AA07 ,  5E343AA23 ,  5E343BB24 ,  5E343BB67 ,  5E343BB72 ,  5E343CC01 ,  5E343DD43 ,  5E343DD52 ,  5E343DD56 ,  5E343DD76 ,  5E343ER35 ,  5E343GG08 ,  5E343GG13 ,  5E346AA43 ,  5E346CC08 ,  5E346CC17 ,  5E346CC18 ,  5E346CC32 ,  5E346CC37 ,  5E346CC41 ,  5E346DD44 ,  5E346DD45 ,  5E346EE13 ,  5E346EE23 ,  5E346EE29 ,  5E346FF04 ,  5E346FF18 ,  5E346GG08 ,  5E346GG14 ,  5E346GG15 ,  5E346GG18 ,  5E346GG19
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る