特許
J-GLOBAL ID：200903064306993643
半導体装置およびその作製方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-199644
公開番号（公開出願番号）：特開平10-027913
出願日： 1996年07月09日
公開日（公表日）： 1998年01月27日
要約：
【要約】【目的】 本質的に位置合わせ精度に誤差が存在する場合に、高抵抗領域の寸法の誤差による影響を抑制し、チラツキのない画質を得る。【構成】 チャネル領域107を挟むようにして、高抵抗領域102と103を備え、またチャネル領域109を挟むようにして、高抵抗領域108と110を備えた構成とする。この時、高抵抗領域102と103との寸法、及び高抵抗領域108と110との寸法が作製時の位置合わせ誤差により異なるものとなることを前提とする。チャネル領域の数を偶数個とすることで、上記位置合わせ誤差が発生しても、薄膜トランジスタの動作の対称性を確保することができる。そして、画素電極114に書き込まれる情報に上記対称性の乱れの影響が及ばないようにすることができる。
請求項（抜粋）：
活性層中に、ソース及びドレイン領域と、偶数個のチャネル領域と、前記偶数個のチャネル領域のそれぞれにおいて各チャネル領域を挟んで配置された一対の高抵抗領域と、が形成され、前記高抵抗領域は、前記ソース及びドレイン領域に比較して高抵抗を有し、前記各チャネル領域を挟んで配置された一対の高抵抗領域の寸法は、互いに異なっていることを特徴とする半導体装置。
IPC (4件)：
H01L 29/786
, G02F 1/1343
, G02F 1/136 500
, H01L 21/336
H01L 29/78 618 C
, G02F 1/1343
, G02F 1/136 500
, H01L 29/78 616 A
, H01L 29/78 616 M
