特許

J-GLOBAL ID：200903064322311439

分流強誘電体コンデンサを有する強誘電体メモリ・セルおよびその製造方法

発明者： カンプ,デーヴィッド・エイ
出願人/特許権者： セリス・セミコンダクター・コーポレーション
代理人 (1件)： 社本 一夫 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-512212
公開番号（公開出願番号）：特表2001-516934
出願日： 1998年09月02日
公開日（公表日）： 2001年10月02日
要約：

【要約】強誘電体メモリ(436)は、メモリ・エレメント(22)間に分路(26)を含み、メモリ・エレメントに対して読み出しまたは書き込みが行われていないときに、妨害電圧が生ずるのを防止する。典型的な強誘電体メモリは、ソース/ドレイン(25)を有するトランジスタ(24)と、第1電極(27)および第2電極(29)を有する強誘電体コンデンサ(22)と、第2電極に接続されたプレート・ライン(32)とを含む。第1電極はトランジスタのソース/ドレインに接続され、トランジスタがオフのときに隔離されるノード(34)を形成する。分路系は、所定時間中、隔離ノードをコンデンサの第2電極に電気的に直接接続し、この所定時間中、コンデンサの第1および第2電極上の電圧を本質的に等化する。分路は、ショットキ・ダイオード、抵抗素子、および1対のバック・ツー・バック・ダイオード(42、44)、またはトランジスタとすることができる。分路をトランジスタとした場合の実施形態では、分路トランジスタのゲート(171)に接続された分流路(102)が昇圧され、メモリの一部にある各隔離ノード(34)を隣接する隔離ノード(134)に接続する分路トランジスタ(141)があり、8ないし32個の隔離ノード毎に、別の分路トランジスタ(140)が、隔離ノードのチェーンをプレート・ライン(32)に接続する。

請求項（抜粋）：

強誘電体メモリ(436)であって、スイッチ(24)と、第1電極(27)および第2電極(29)を有し、前記第1電極が前記スイッチに接続され、前記スイッチがオフのときに隔離されるノード(34)を形成する強誘電体メモリ・エレメント(22)とを備え、前記隔離ノード(34)を前記メモリの別の電気エレメント(29、32、141)に電気的に直接接続し、所定時間中前記第1および第2電極上の電圧を本質的に等化する分路系(26)を特徴とする、強誘電体メモリ。

IPC (4件)：

G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 651

Fターム (11件)：

5F083FR02 ,  5F083FR03 ,  5F083JA13 ,  5F083JA15 ,  5F083JA16 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083LA03 ,  5F083LA04 ,  5F083LA19

引用特許：

審査官引用 (3件)

• 特開平3-040298
  
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平4-008212   出願人：株式会社日立製作所
• 強誘電体記憶装置
  公報種別：公開公報   出願番号：特願平7-068449   出願人：ソニー株式会社