特許
J-GLOBAL ID:200903064384635672

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 稲岡 耕作 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-051209
公開番号(公開出願番号):特開2000-252412
出願日: 1999年02月26日
公開日(公表日): 2000年09月14日
要約:
【要約】【課題】半導体素子をチップオンチップ構造にする場合、半導体素子を任意の形態で積層できるようにし、もつて多層構造の実現が可能な半導体装置を実現する。【解決手段】半導体素子基板1の表面から裏面への貫通孔7を設け、当該貫通孔7に、金属6を貫通させて、半導体素子11の上下面をつなぐ電極接続をする。
請求項(抜粋):
複数の半導体素子を重ねた構造を有する半導体装置であって、半導体素子の表面から裏面への貫通孔を設け、当該貫通孔に金属を貫通させて、半導体素子の上下面をつなぐ電極接続を可能にしていることを特徴とする半導体装置。
IPC (5件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/3205 ,  H01L 27/00 301
FI (3件):
H01L 25/08 B ,  H01L 27/00 301 B ,  H01L 21/88 J
Fターム (22件):
5F033GG00 ,  5F033GG02 ,  5F033HH07 ,  5F033HH13 ,  5F033HH14 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ13 ,  5F033JJ23 ,  5F033KK08 ,  5F033MM30 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ37 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR14 ,  5F033VV07 ,  5F033XX00
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る