特許
J-GLOBAL ID:200903064410631079

半導体記憶装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-122882
公開番号(公開出願番号):特開2002-319663
出願日: 2001年04月20日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 TMR素子の表面加工の自由度を向上し、セル面積の微細化を図り、さらに書き込み配線とTMR素子間の距離の制御を可能とする。【解決手段】 TMR素子23は縦型に配置されており、すなわち、TMR素子23を構成する磁気記録層24、磁化固着層25及びトンネル絶縁膜19は、半導体基板に対して垂直方向に形成されている。また、TMR素子23及びコンタクト29は、書き込みワード線13と平行方向に複数のセルにまたがって繋がっている。
請求項(抜粋):
磁性層と非磁性層とで構成されるトンネル磁気抵抗効果素子を記憶素子として用いた半導体記憶装置であって、半導体基板の上方に前記トンネル磁気抵抗効果素子が形成され、前記トンネル磁気抵抗効果素子を構成する前記磁性層及び前記非磁性層が前記半導体基板に対して垂直方向に形成されていることを特徴とする半導体記憶装置。
IPC (2件):
H01L 27/105 ,  H01L 43/08
FI (2件):
H01L 43/08 Z ,  H01L 27/10 447
Fターム (9件):
5F083FZ10 ,  5F083GA09 ,  5F083JA02 ,  5F083PR03 ,  5F083PR06 ,  5F083PR09 ,  5F083PR10 ,  5F083PR29 ,  5F083PR40
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る