特許
J-GLOBAL ID:200903064464612673

半導体パッケージの製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-094632
公開番号(公開出願番号):特開2003-297876
出願日: 2002年03月29日
公開日(公表日): 2003年10月17日
要約:
【要約】【課題】 素子機能面上に空間を必要とする半導体・MEMS素子のパッケージを効率よく小型化する方法を提供する。【解決手段】、半導体・MEMS素子の機能面をサブストレートに正対するように搭載し、サブストレートと半導体・MEMS素子を電気的に接合させてなる半導体・MEMSパッケージにおいて、半導体素子機能面とサブストレートの間に空間を設けるために、サブストレート上に感光性絶縁樹脂を配置し、該空間部をフォトリソグラフィーの手法により形成することを特徴とする半導体・MEMSパッケージの製造方法。
請求項(抜粋):
半導体・MEMS素子の機能面をサブストレートに正対するように搭載し、サブストレートと半導体・MEMS素子を電気的に接合させてなる半導体・MEMSパッケージにおいて、半導体素子機能面とサブストレートの間に空間部を設けるために、サブストレート上に感光性絶縁樹脂を配置し、該空間部をフォトリソグラフィーの手法により形成することを特徴とする半導体・MEMSパッケージの製造方法。
IPC (3件):
H01L 21/60 311 ,  G03F 7/038 501 ,  H01L 23/12
FI (3件):
H01L 21/60 311 S ,  G03F 7/038 501 ,  H01L 23/12 F
Fターム (14件):
2H025AA20 ,  2H025AB16 ,  2H025AC01 ,  2H025AD01 ,  2H025BC14 ,  2H025BC32 ,  2H025BC72 ,  2H025BC73 ,  2H025BD23 ,  2H025CA00 ,  2H025CC08 ,  5F044KK02 ,  5F044LL11 ,  5F044RR18
引用特許:
審査官引用 (2件)

前のページに戻る