特許
J-GLOBAL ID:200903064500989436

論理回路の検証方法

発明者:
出願人/特許権者:
代理人 (1件): 秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願平7-094651
公開番号(公開出願番号):特開平8-287134
出願日: 1995年04月20日
公開日(公表日): 1996年11月01日
要約:
【要約】【目的】 論理回路の検証を効率良く行うことが可能な技術を提供する。【構成】 論理回路の動作をシミュレートする論理回路シミュレーションと前記論理回路上で実行されるソフトウェアの処理をシミュレートするアーキテクチャシミュレーションを行って前記論理回路がその設計仕様を満たしているかどうかを検証する論理回路の検証方法であって、前記アーキテクチャシミュレーションの実行条件を定義した論理定義を作成し、前記論理回路に前記論理回路シミュレーションを実行し、前記論理回路シミュレーションの結果が前記制御定義中の前記実行条件を満たすときに前記アーキテクチャシミュレーションを実行し、前記論理回路シミュレーション及び前記アーキテクチャシミュレーションの結果と前記論理回路の設計仕様を比較して前記論理回路全体の検証を行うものである。
請求項(抜粋):
論理回路の動作をシミュレートする論理回路シミュレーションと前記論理回路上で実行されるソフトウェアの処理をシミュレートするアーキテクチャシミュレーションを行って前記論理回路がその設計仕様を満たしているかどうかを検証する論理回路の検証方法であって、前記アーキテクチャシミュレーションの実行条件を定義した論理定義を作成し、前記論理回路のある論理回路部分について前記論理回路部分を構成する論理素子の動作をシミュレートして前記論理回路シミュレーションを実行し、前記論理回路シミュレーションの結果が前記制御定義中の前記実行条件を満たすときに前記アーキテクチャシミュレーションを実行し、前記論理回路シミュレーション及び前記アーキテクチャシミュレーションの結果と前記論理回路の設計仕様を比較して前記論理回路全体の検証を行うことを特徴とする論理回路の検証方法。
IPC (2件):
G06F 17/50 ,  G06F 11/25
FI (2件):
G06F 15/60 664 J ,  G06F 11/26 310
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る