特許
J-GLOBAL ID：200903065098515240

半導体装置およびその製造方法

発明者：
浅井 明

浅井 明 について

, 
橋本 伸

橋本 伸 について

, 
福本 正紀

福本 正紀 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-303359
公開番号（公開出願番号）：特開平6-151456
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】 (修正有)【目的】 深さの異なる複数のコンタクト孔を同一工程により形成する場合に浅いコンタクト孔が配線層を突き抜け、下方の導電層に達するを防止する。【構成】 シリコン基板11に素子分離酸化膜12と拡散層21を形成した後、MOSFET31のゲート電極13とダミー層23を形成する。第1層間絶縁膜16、第1配線層26、第2層間絶縁膜17を形成し、第1コンタクト孔33及び第2コンタクト孔34を形成する。この時、同一のエッチング工程によりエッチングを行うと、深いコンタクト孔が開孔する時間までエッチングが行われる。第1及び第2層間絶縁膜16及び17のエッチング速度に対する第1配線層26のエッチング速度の比が小さい場合、浅いコンタクト孔は第1配線層26を突き抜けるが、ダミー層23により、第1コンタクト孔33がシリコン基板11まで達し、第2配線層27がシリコン基板11と短絡しない。
請求項（抜粋）：
半導体基板とその半導体基板上に形成された配線層とその配線層を覆う層間絶縁層とを備えた半導体装置の製造工程中に、前記半導体基板、あるいは前記配線層に達する深さの異なる複数のコンタクト孔を前記層間絶縁層に形成する半導体装置であって、浅いコンタクト孔が接続されるべき配線層の下方に、前記層間絶縁膜のエッチング速度よりも小さいエッチング速度となる一層もしくは複数層のダミー層を設けたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/336 ,  H01L 29/784 ,  H01L 21/302 ,  H01L 21/90
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM