特許

J-GLOBAL ID：200903065113649330

受信回路及び受信回路の消費電力低減方法

発明者： 北村 義昭
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 古溝 聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-198558
公開番号（公開出願番号）：特開2001-028545
出願日： 1999年07月13日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 着信待機時及び着信時の消費電力をも低減することのできる受信回路を提供することである。【解決手段】 コンパレータ1がAMI信号の正極性を検出している状態では、AND回路28からパワーダウン信号が供給され、コンパレータ2がパワーダウン状態となる。また、コンパレータ2がAMI信号の負極性を検出している状態では、AND回路29からパワーダウン信号が供給され、コンパレータ2がパワーダウン状態となる。また、コンパレータ1,2がそれぞれパワーダウン状態となっていても、NMOSトランジスタ20,21により各出力信号がローレベルに固定される。

請求項（抜粋）：

AMI(Alternate Mark Inversion)符号化信号を受信し、該AMI符号化信号の正極性パルスを検出して、第1の検出信号を出力すると共に、制御信号が供給されたときに、パワーダウンする第1の検出回路と、AMI符号化信号を受信し、該AMI符号化信号の負極性パルスを検出して、第2の検出信号を出力すると共に、制御信号が供給されたときに、パワーダウンする第2の検出回路と、前記第1の検出回路が出力した第1の検出信号と前記第2の検出回路が出力した第2の検出信号とに基づいて、検出回路を所定期間パワーダウンさせるための制御信号を生成し、生成した制御信号を前記第1の検出回路が第1の検出信号を出力しているタイミングでは前記第2の検出回路に、前記第2の検出回路が第2の検出信号を出力しているタイミングでは、前記第1の検出回路に供給する制御信号生成回路と、から構成されることを特徴とする受信回路。

IPC (5件)：

H03M 5/14 ,  H04L 29/00 ,  H04L 13/18 ,  H04L 25/49 ,  H04M 19/04

FI (5件)：

H03M 5/14 ,  H04L 13/18 ,  H04L 25/49 S ,  H04M 19/04 ,  H04L 13/00 T

Fターム (26件)：

5K029AA13 ,  5K029CC01 ,  5K029DD15 ,  5K029FF03 ,  5K029HH01 ,  5K029LL02 ,  5K029LL08 ,  5K029LL11 ,  5K034AA15 ,  5K034BB01 ,  5K034CC02 ,  5K034CC05 ,  5K034DD01 ,  5K034EE05 ,  5K034FF15 ,  5K034GG06 ,  5K034HH02 ,  5K034KK04 ,  5K034TT02 ,  5K034TT07 ,  5K037AA13 ,  5K037AB01 ,  5K037AD01 ,  5K037AD02 ,  5K037BA02 ,  5K037BA04

引用特許：

出願人引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-250876   出願人：日本電気アイシーマイコンシステム株式会社
• 不達電文の管理FAX出力方式
  公報種別：公開公報   出願番号：特願平4-232519   出願人：富士通株式会社, 富士通北陸通信システム株式会社
• 通信制御用半導体装置
  公報種別：公開公報   出願番号：特願平4-280335   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社

審査官引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-250876   出願人：日本電気アイシーマイコンシステム株式会社
• 不達電文の管理FAX出力方式
  公報種別：公開公報   出願番号：特願平4-232519   出願人：富士通株式会社, 富士通北陸通信システム株式会社
• 通信制御用半導体装置
  公報種別：公開公報   出願番号：特願平4-280335   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社