特許
J-GLOBAL ID：200903065198400157

情報処理装置およびその回路設計方法

発明者：
田中 伸幸

田中 伸幸 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (2件)： 矢作 和行 ,  野々部 泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2006-299719
公開番号（公開出願番号）：特開2007-233990
出願日： 2006年11月03日
公開日（公表日）： 2007年09月13日
要約：
【課題】CPUとROMからなる従来のマイコン構成の情報処理装置に較べて、回路規模が小さく安価であり、且つ回路設計が容易で、適用製品の仕様変更等への対応が容易な情報処理装置およびその回路設計方法を提供する。【解決手段】一つの半導体チップ1に形成されてなる情報処理装置であって、データの演算・加工をおこなうと共に、周辺回路30に設けられた周辺装置30a〜30cの制御をおこなう中央処理回路40が、所定の命令を所定の順序で実行するコアシーケンサ41と、算術的および論理的な演算処理をおこなうALU14と、ALU14の処理状態であるフラグを格納するステータスレジスタ15と、命令実行時にバッファとして使用する汎用レジスタ16とを有してなる情報処理装置100とする。【選択図】図1
請求項（抜粋）：
一つの半導体チップに形成されてなる情報処理装置であって、 データの演算・加工をおこなうと共に、周辺回路に設けられた周辺装置の制御をおこなう中央処理回路が、 所定の命令を所定の順序で実行するコアシーケンサと、算術的および論理的な演算処理をおこなうALUと、前記ALUの処理状態であるフラグを格納するステータスレジスタと、命令実行時にバッファとして使用する汎用レジスタとを有してなることを特徴とする情報処理装置。
IPC (3件)：
G06F 9/30 ,  G06F 15/78 ,  G06F 17/50
FI (3件)：
G06F9/30 310Z ,  G06F15/78 510G ,  G06F17/50 654M
Fターム (15件)：
5B033AA07 ,  5B033BF01 ,  5B033BF02 ,  5B033CA24 ,  5B033DD09 ,  5B046AA08 ,  5B046BA02 ,  5B046BA03 ,  5B062AA01 ,  5B062AA05 ,  5B062AA10 ,  5B062CC10 ,  5B062DD10 ,  5B062JJ02 ,  5B062JJ10
引用特許：
出願人引用 (1件)
  • 制御回路
    公報種別：公開公報   出願番号：特願平7-196731   出願人：株式会社デンソー
審査官引用 (3件)
  • データ処理装置
    公報種別：公開公報   出願番号：特願2001-160876   出願人：パシフィック・デザイン株式会社
  • 特開平2-197924
  • 論理回路設計方法
    公報種別：公開公報   出願番号：特願2001-197867   出願人：松下電器産業株式会社

前のページに戻る

TOP

BOTTOM