半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280007
公開番号（公開出願番号）：特開平11-120770
出願日： 1997年10月14日
公開日（公表日）： 1999年04月30日
要約：

【要約】 (修正有)【課題】半導体チップに供給される外部電源を、消費電力低減モード時などの場合、チップ内で外部電源より低い内部電源に変換する。【解決手段】外部電源電圧が供給されるドレイン端子及び内部電源電圧を供給する端子に接続されるソース端子とを有する第1のN型MOSトランジスタと、第1のN型MOSトランジスタのゲート電位を制御するゲート電位制御回路と、半導体チップ外部からの入力される複数の制御信号に応じて当該半導体チップの動作モードを判定する動作モード判定回路とを有し、ゲート電位制御回路は、動作モード判定回路からの出力信号に応じて第1のN型MOSトランジスタのゲート電位を設定する。

請求項（抜粋）：

外部電源電圧が供給されるドレイン端子及び内部電源電圧を供給する端子に接続されるソース端子とを有する第1のN型MOSトランジスタと、前記第1のN型MOSトランジスタのゲート電位を制御するゲート電位制御回路と、半導体チップ外部からの入力される複数の制御信号に応じて当該半導体チップの動作モードを判定する動作モード判定回路とを有し、前記ゲート電位制御回路は、前記動作モード判定回路からの出力信号に応じて前記第1のN型MOSトランジスタのゲート電位を設定することを特徴とする半導体集積回路。

IPC (4件)：

G11C 11/407 , G05F 1/56 310 , G05F 3/24 , G11C 11/413

FI (4件)：

G11C 11/34 354 F , G05F 1/56 310 D , G05F 3/24 Z , G11C 11/34 335 A

引用特許：

審査官引用 (4件)

半導体集積回路
公報種別：公開公報出願番号：特願平5-225337 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平6-016620 出願人：株式会社東芝
基板バイアス発生回路
公報種別：公開公報出願番号：特願平3-153651 出願人：日本電気株式会社

全件表示

前のページに戻る