特許
J-GLOBAL ID:200903065459567402

信号同期検出回路

発明者:
出願人/特許権者:
代理人 (1件): 稲垣 清
公報種別:公開公報
出願番号(国際出願番号):特願平9-304548
公開番号(公開出願番号):特開平11-145944
出願日: 1997年11月06日
公開日(公表日): 1999年05月28日
要約:
【要約】【課題】 シリアル/パラレル変換を確実に行いながらも、信号同期検出に際してデータ遅延が少なく、比較的小さい規模の回路から成り、低消費電力を図ることができる信号同期検出回路を提供する。【解決手段】 信号同期検出回路は、所定数の連続するビットから成るデータビット群と、各データビット群相互を区切り、前記所定数の連続するビットから成る区切りビット群とを含むシリアルデータを受信する受信手段30と、受信したシリアルデータの連続するビット相互間で排他的論理和をとることによって区切りビット群を検出する検出手段31と、検出手段31による区切りビット群検出の結果に従って、受信シリアルデータに対するシリアル/パラレル変換を行うシリアル/パラレル変換手段20とを備えている。
請求項(抜粋):
所定数の連続するビットから成るデータビット群と、各データビット群相互を区切り、前記所定数の連続するビットから成る区切りビット群とを含むシリアルデータを受信する受信手段と、受信したシリアルデータの連続するビット相互間で排他的論理和をとることによって区切りビット群を検出する検出手段と、前記検出手段による区切りビット群検出の結果に従って、受信シリアルデータに対するシリアル/パラレル変換を行うシリアル/パラレル変換手段とを備えることを特徴とする信号同期検出回路。
IPC (2件):
H04L 7/08 ,  H03M 9/00
FI (2件):
H04L 7/08 A ,  H03M 9/00 C
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る