特許
J-GLOBAL ID：200903065587673479
半導体記憶装置及びその駆動方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-192475
公開番号（公開出願番号）：特開2002-016233
出願日： 2000年06月27日
公開日（公表日）： 2002年01月18日
要約：
【要約】【課題】 簡易な構成により、データの書き込みに要する電圧を低減できるようにする。【解決手段】 蓄積トランジスタQはp型のウエル領域Wに形成されていると共に、選択トランジスタP及びリセットトランジスタRはn型のウエル領域Vに形成されており、蓄積トランジスタQと強誘電体コンデンサCとによってMFMIS型トランジスタが構成されている。MFMIS型トランジスタの制御ゲートは、選択トランジスタPを介して動作電圧供給線GLに接続され、選択トランジスタPのゲートはワード線WLに接続されている。蓄積トランジスタQのゲートはリセットトランジスタRのドレインに接続され、蓄積トランジスタQの第2のウエル領域WはリセットトランジスタRのソースに接続され、リセットトランジスタRのゲートはリセット線RLに接続されている。
請求項（抜粋）：
第1の電界効果型トランジスタと、該第1の電界効果型トランジスタの上に設けられた強誘電体コンデンサとから構成されており、前記第1の電界効果型トランジスタのゲート電極と前記強誘電体コンデンサの下部電極とが同一であるか又は電気的に接続されていると共に、前記強誘電体コンデンサの上部電極が制御ゲートとなるMFMIS型トランジスタと、前記第1の電界効果型トランジスタの第1のウエル領域と分離して形成された第2のウエル領域を有する第2の電界効果型トランジスタとを備え、前記第1の電界効果型トランジスタの第1のウエル領域と、前記第2の電界効果型トランジスタのソース領域とが電気的に接続されており、前記第1の電界効果型トランジスタのゲート電極と、前記第2の電界効果型トランジスタのドレイン領域とが電気的に接続されていることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/22
, H01L 27/10 444 A
5F083FR07
, 5F083JA17
, 5F083JA36
, 5F083JA38
, 5F083JA40
, 5F083JA43
, 5F083MA06
, 5F083MA18
, 5F083MA19
, 5F083NA08
