特許
J-GLOBAL ID：200903065640289104

半導体装置と半導体装置の製造方法

発明者：
佐久間 崇

佐久間 崇 について


出願人/特許権者：
富士通マイクロエレクトロニクス株式会社

富士通マイクロエレクトロニクス株式会社 について


代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-266367
公開番号（公開出願番号）：特開2009-094439
出願日： 2007年10月12日
公開日（公表日）： 2009年04月30日
要約：
【課題】 オーバーエッチングを大きくしても、問題発生を抑制できる半導体装置及びその製造方法を提供する。【解決手段】 半導体装置は、複数の活性領域にサイドウォール絶縁膜を備えたゲート電極を持つ電界効果トランジスタを有し、素子分離領域上にゲート電極と同一材料を用いて形成された配線を有し、素子分離領域上ではサイドウォール絶縁膜が選択的に除去され、ゲート電極のシリサイド層より厚いシリサイド層が形成される。nチャネル電界効果トランジスタを覆って引張応力絶縁膜を、pチャネル電界効果トランジスタを覆って圧縮応力絶縁膜を形成する。【選択図】 図1-2
請求項（抜粋）：
活性領域と素子分離領域とを有する半導体基板と、 前記活性領域上及び素子分離領域上に形成された導電層と、 前記活性領域上に位置する前記導電層の上部に形成された第1シリサイド層と、 前記素子分離領域上に位置する前記導電層の上部に形成され、前記第1シリサイド層より厚い第2シリサイド層と、 前記活性領域上に位置する前記導電層の側壁を覆い、前記阻止分離領域上に位置する前記導電層の側壁の少なくとも一部を露出する側壁絶縁膜と、 を有する半導体装置。
IPC (7件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/768 ,  H01L 27/092
FI (7件)：
H01L27/08 102D ,  H01L21/28 301D ,  H01L21/28 301S ,  H01L21/88 Q ,  H01L21/90 A ,  H01L27/08 102C ,  H01L27/08 321C
Fターム (80件)：
4M104BB01 ,  4M104BB04 ,  4M104BB14 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104DD02 ,  4M104DD16 ,  4M104DD78 ,  4M104DD84 ,  4M104DD95 ,  4M104EE09 ,  4M104EE17 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F033HH04 ,  5F033HH25 ,  5F033HH27 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK25 ,  5F033KK27 ,  5F033MM07 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS03 ,  5F033SS11 ,  5F033SS15 ,  5F033TT08 ,  5F033VV06 ,  5F033XX19 ,  5F048AA07 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA14 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BD01 ,  5F048BD04 ,  5F048BE03 ,  5F048BF03 ,  5F048BF06 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BF19 ,  5F048BG12 ,  5F048BG13 ,  5F048BH07 ,  5F048DA25 ,  5F048DA27
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM