特許
J-GLOBAL ID:200903065687301005

受光素子アレイ

発明者:
出願人/特許権者:
代理人 (1件): 山野 宏 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-050531
公開番号(公開出願番号):特開2003-249675
出願日: 2002年02月26日
公開日(公表日): 2003年09月05日
要約:
【要約】【課題】 受光素子間のクロストークを低減できる受光素子アレイと、この受光素子アレイを用いた光受信器を提供する。【解決手段】 本発明受光素子アレイは、pinフォトダイオードよりなる受光素子を多数配列した受光素子アレイである。各受光素子は、半絶縁性の半導体基板10と、この基板上に順次積層されたn型半導体層11、i型半導体層12およびp型半導体層を具えている。これら複数の受光素子間には、前記p型半導体層、i型半導体層およびn型半導体層を部分的に除去した分離溝17が形成される。そして、前記p型半導体層およびi型半導体層を除去して露出したn型半導体層の上にn型電極15が設けられ、前記p型半導体層上にp型電極16が設けられている。
請求項(抜粋):
pinフォトダイオードよりなる受光素子を多数配列した受光素子アレイにおいて、前記各受光素子は、半絶縁性の半導体基板と、この基板上に順次積層されたn型半導体層、i型半導体層およびp型半導体層を具え、これら複数の受光素子間には、前記p型半導体層、i型半導体層およびn型半導体層を部分的に除去した分離溝が形成され、前記p型半導体層およびi型半導体層を除去して露出したn型半導体層の上にn型電極が設けられ、前記p型半導体層上にp型電極が設けられていることを特徴とする受光素子アレイ。
IPC (2件):
H01L 31/10 ,  H01L 27/146
FI (2件):
H01L 31/10 A ,  H01L 27/14 E
Fターム (24件):
4M118AA05 ,  4M118AB01 ,  4M118BA07 ,  4M118CA05 ,  4M118CB01 ,  4M118CB02 ,  4M118CB03 ,  4M118FB21 ,  4M118FB22 ,  4M118FB24 ,  5F049MA04 ,  5F049MB07 ,  5F049MB11 ,  5F049NA17 ,  5F049NB01 ,  5F049PA04 ,  5F049PA14 ,  5F049QA06 ,  5F049RA02 ,  5F049RA04 ,  5F049RA08 ,  5F049SE05 ,  5F049SS04 ,  5F049SZ01
引用特許:
審査官引用 (7件)
  • 受光素子アレイチップ
    公報種別:公開公報   出願番号:特願平11-294929   出願人:日本板硝子株式会社
  • 特開平1-240887
  • 光受信モジユール
    公報種別:公開公報   出願番号:特願平3-255382   出願人:住友電気工業株式会社
全件表示

前のページに戻る