特許
J-GLOBAL ID：200903065799620286

不揮発性記憶素子及び半導体集積回路

発明者：
宿利 章二

宿利 章二 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-257698
公開番号（公開出願番号）：特開2003-068893
出願日： 2001年08月28日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】 絶縁性電荷トラップ膜を電荷蓄積領域とする不揮発性記憶素子のトンネル消去を可能とし、特性劣化を防止する。【解決手段】 ソース領域(8)とドレイン領域(7)の間のチャネル領域(9)上に、シリコン酸化膜(2)、ポリシリコン膜(3)、シリコン窒化膜(4)、シリコン酸化膜(5)、ゲート電極(6)を形成する。トンネル放出側の酸化膜(2)寄りにポリシリコン膜とシリコン窒化膜による界面準位を形成し、これに情報記憶のための電荷保持の主体を担わせ、シリコン窒化膜の薄膜化を可能にした。シリコン窒化膜を電荷保持に用いる不揮発性記憶素子に対する消去動作のような電子放出動作をトンネルによって行ってもゲート絶縁膜に電子が不消耗に残存する事態を阻止することができる。ホットホール注入による消去を要しない。
請求項（抜粋）：
半導体領域に夫々形成されたソース領域、ドレイン領域、及びそれらの間のチャネル領域と、前記チャネル領域の上に設けられた第1絶縁膜と、前記第1絶縁膜の上に設けられた半導体膜と、前記半導体膜の上に設けられた第2絶縁膜と、前記第2絶縁膜の上に設けられた第3絶縁膜と、前記第3絶縁膜の上に設けられたゲート電極とを有し、前記第2絶縁膜のトラップ密度は前記第1絶縁膜及び第3絶縁膜の夫々のトラップ密度よりも高く、前記半導体膜と前記第2絶縁膜との界面部のトラップ密度は前記第2絶縁膜のトラップ密度よりも高く、トラップに捕獲された電子は前記第1絶縁膜を介してトンネル放出されるものである、ことを特徴とする不揮発性記憶素子。
IPC (5件)：
H01L 21/8247 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 29/78 371 ,  H01L 27/10 434 ,  G11C 17/00 622 Z
Fターム (47件)：
5B025AA07 ,  5B025AB01 ,  5B025AC01 ,  5B025AD08 ,  5B025AE06 ,  5B025AE08 ,  5F083EP17 ,  5F083EP23 ,  5F083EP42 ,  5F083EP49 ,  5F083EP77 ,  5F083ER03 ,  5F083ER05 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA06 ,  5F083GA09 ,  5F083GA21 ,  5F083JA04 ,  5F083JA06 ,  5F083JA32 ,  5F083JA36 ,  5F083JA39 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR21 ,  5F083PR36 ,  5F083PR43 ,  5F083PR53 ,  5F101BA48 ,  5F101BA54 ,  5F101BB05 ,  5F101BC01 ,  5F101BD02 ,  5F101BD07 ,  5F101BD17 ,  5F101BD33 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BF03 ,  5F101BH02 ,  5F101BH09
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM