特許

J-GLOBAL ID：200903065830506012

半導体装置及びその製造方法

発明者： 梶 成彦
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-363396
公開番号（公開出願番号）：特開2004-200203
出願日： 2002年12月16日
公開日（公表日）： 2004年07月15日
要約：

【課題】層間絶縁膜の実効誘電率の増加を最小限に抑えながら、多孔性の低誘電率膜と銅配線を用いた多層配線を形成する。【解決手段】シリコン基板1上にポーラスMSQ(2)を形成し、その上にSiCマスク3を形成する。このSiCマスク3をマスクとしたプラズマエッチングにより、ポーラスMSQ(2)に配線溝5を形成する。配線溝5の側面を含むシリコン基板1全面にフッ素化ポリ(キシリレン)膜6を形成し、配線溝5の側面以外に形成された不要なフッ素化ポリ(キシリレン)膜6を除去する。配線溝5内にバリアメタル膜及びシード層を形成し、金属を堆積する。【選択図】 図2

請求項（抜粋）：

基板上に形成された多孔性の低誘電率膜と、 前記低誘電率膜内に形成された配線溝と、 前記配線溝の側面のみを覆い、比誘電率が3以下である絶縁膜と、 前記配線溝内に形成された導電体膜と、 を備えたことを特徴とする半導体装置。

IPC (2件)：

H01L21/3205 ,  H01L21/768

FI (2件)：

H01L21/88 B ,  H01L21/90 V

Fターム (24件)：

5F033HH11 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ28 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR21 ,  5F033RR23 ,  5F033RR24 ,  5F033RR29 ,  5F033SS11 ,  5F033TT07 ,  5F033TT08 ,  5F033XX01 ,  5F033XX02 ,  5F033XX03 ,  5F033XX14 ,  5F033XX24 ,  5F033XX28

引用特許：

審査官引用 (2件)

• 配線構造およびその製造方法
  公報種別：公開公報   出願番号：特願2002-359304   出願人：ソニー株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-157970   出願人：富士通株式会社