特許
J-GLOBAL ID：200903095807391824

半導体装置及びその製造方法

発明者：
西川 伸之

西川 伸之 について

, 
清水 紀嘉

清水 紀嘉 について

, 
大場 隆之

大場 隆之 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-157970
公開番号（公開出願番号）：特開2003-347403
出願日： 2002年05月30日
公開日（公表日）： 2003年12月05日
要約：
【要約】 (修正有)【課題】 多孔質材料を使用しても信頼性の低下を防止することができる半導体装置を提供する。【解決手段】 基板上に、多数の空隙16Aを有する多孔質絶縁材料からなる多孔質層間絶縁膜16が形成されている。前記多孔質間絶縁膜に配線用溝及びビアホール等の凹部が形成されている構造においては、前記凹部の内面に一部の空隙16Bが表出している。表出した空隙内に絶縁材料からなる充填部材を充填した後、凹部内に導電性部材が埋め込まれている。
請求項（抜粋）：
基板上に形成され、多数の空隙を有する多孔質絶縁材料からなる多孔質絶縁膜と、前記多孔質絶縁膜に形成された凹部と、前記凹部の内面に表出した空隙内に充填された絶縁材料からなる充填部材と、前記凹部内に埋め込まれた導電性部材とを有する半導体装置。
FI (2件)：
H01L 21/90 N ,  H01L 21/90 A
Fターム (71件)：
5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK08 ,  5F033KK12 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ18 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR14 ,  5F033RR15 ,  5F033RR21 ,  5F033RR29 ,  5F033SS02 ,  5F033SS03 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033XX01 ,  5F033XX02 ,  5F033XX03 ,  5F033XX14 ,  5F033XX18 ,  5F033XX31
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM