特許
J-GLOBAL ID：200903066019731525
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-144391
公開番号（公開出願番号）：特開平10-074846
出願日： 1997年06月03日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】金属またはシリサイドとポリシリコンを積層したゲート電極と局所配線の配線容量と抵抗を低減することにより半導体装置の高速化を図る。ゲートへの不純物拡散による工程中のしきい値変動を防止し、また配線をリダンダンシ切断したときの救済率を向上する。【解決手段】局所配線を構成するポリシリコンが不純物を含有せず、または抵抗率10Ωcm以上のノンドープポリシリコンとすることにより、局所配線の容量と抵抗を低減し、またポリシリコン局所配線へのコンタクト不良を低減する。ノンドープポリシリコンを高不純物濃度のポリシリコン配線の中間に配置することにより、ポリシリコンからなるMOSFETゲートへの工程中における不純物拡散を防止し、しきい値を安定化させる。ノンドープポリシリコンをリダンダンシ切断部に用いることにより救済率を向上する。
請求項（抜粋）：
第一、 第二領域を有する半導体基板と、前記半導体基板の第一領域上に絶縁膜を介して形成された下層が不純物を高濃度に含有したポリシリコン、上層が第一膜厚の金属シリサイドによって構成された第一配線層と、前記半導体基板の第二領域上に絶縁膜を介して形成された下層がノンドープシリコンまたは、抵抗率10Ωcm以上で形成されたポリシリコン、上層が前記第一の膜厚より厚い第二膜厚の金属シリサイドによって構成された第二配線層とを有することを特徴とする半導体装置。
IPC (5件)：
H01L 21/8238
, H01L 27/092
, H01L 21/28 301
, H01L 21/3205
, H01L 29/78
H01L 27/08 321 D
, H01L 21/28 301 D
, H01L 21/88 Q
, H01L 29/78 301 X
