特許
J-GLOBAL ID：200903066057951091
集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-141998
公開番号（公開出願番号）：特開2002-343864
出願日： 2001年05月11日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 物理層の回路の高性能を維持しながら、種々の構成の上層の回路を組み込むことができる集積回路装置及びこれを用いた電子機器を提供すること。【解決手段】 USB2.0の物理層の回路を含むマクロセルMC1を集積回路装置ICDのコーナに配置する。辺SD1に沿ったI/O領域IOR1にデータ端子DP、DMを配置し、辺SD2に沿ったI/O領域IOR2に、クロック生成回路14、サンプリングクロック回路22の電源端子PVDD、PVSS、XVDD、XVSSや、クロック端子XI、XOを配置する。ユーザロジックを含むマクロセルMC2とのインターフェース領域を辺SD3に沿って設ける。IOR1のDR1側に受信回路100を配置し、IOR2のDR2側にクロック生成回路14を配置し、受信回路100のDR1側で且つクロック生成回路14のDR2側にサンプリングクロック生成回路22を配置する。送信回路104を、受信回路100のDR2側でデータ端子DP、DMのDR1側に配置する。
請求項（抜粋）：
複数のマクロセルを含む集積回路装置であって、バスを介してデータ転送を行う所与のインターフェース規格の物理層の回路を少なくとも含む第1のマクロセルと、前記物理層よりも上位層の回路を含む第2のマクロセルとを含み、前記第1のマクロセルの第1、第2の辺が交差する部分であるコーナ部分が、集積回路装置のコーナ部分に位置するように、前記第1のマクロセルが配置されることを特徴とする集積回路装置。
IPC (4件)：
H01L 21/82
, H01L 21/822
, H01L 27/04
, G06F 1/12
H01L 21/82 B
, H01L 27/04 A
, H01L 27/04 U
, G06F 1/04 340 D
5F038CA03
, 5F038CA05
, 5F038DF04
, 5F038DF05
, 5F038DF14
, 5F038EZ20
, 5F064AA06
, 5F064BB09
, 5F064BB12
, 5F064BB21
, 5F064DD02
, 5F064DD04
, 5F064DD07
, 5F064DD14
, 5F064EE02
, 5F064HH06
, 5F064HH12
