特許

J-GLOBAL ID：200903066131700900

ダンピング回路および伝送システム

発明者： 西野 達雄
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-160804
公開番号（公開出願番号）：特開2000-349608
出願日： 1999年06月08日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 信号の立ち上がり時と立ち下がり時の出力抵抗に違いがある入出力バッファ回路間の伝送路において、信号の応答の著しい遅れを起こすことなくリンギングの発生を抑制する。【解決手段】 ダンピング抵抗104と、ダンピング抵抗104に並列に接続されたダイオード103とから構成されるダンピング回路106を伝送路107に挿入する。ダイオード103の抵抗値はR<SB>D</SB>、ダンピング抵抗104の抵抗値はR<SB>R</SB>であり、バッファ出力回路102の出力抵抗はR<SB>P</SB>、R<SB>N</SB>であるとする。R<SB>P</SB>≠R<SB>N</SB>である場合、バッファ出力回路102とダンピング回路106の抵抗成分の和を次式のように立ち上がり時と立ち下がりで等しくする。R<SB>1N</SB>+R<SB>D</SB>×R<SB>R</SB>/(R<SB>D</SB>+R<SB>R</SB>)≒R<SB>P</SB>+R<SB>R</SB>(R<SB>P</SB><R<SB>N</SB>の場合)R<SB>P</SB>+R<SB>D</SB>×R<SB>R</SB>/(R<SB>D</SB>+R<SB>R</SB>)≒R<SB>N</SB>+R<SB>R</SB>(R<SB>P</SB>>R<SB>N</SB>の場合)

請求項（抜粋）：

出力回路と入力回路とを接続する伝送路の途中に挿入されたダンピング抵抗と、前記ダンピング抵抗に並列に接続されたダイオードとから構成されているダンピング回路。

IPC (4件)：

H03K 17/04 ,  H03H 7/06 ,  H03H 7/25 ,  H03K 17/687

FI (4件)：

H03K 17/04 E ,  H03H 7/06 ,  H03H 7/25 ,  H03K 17/687 F

引用特許：

審査官引用 (4件)

• 特開平3-085015
  
• ドライバ回路
  公報種別：公開公報   出願番号：特願平5-151487   出願人：安藤電気株式会社
• IGBTゲート回路
  公報種別：公開公報   出願番号：特願平4-141230   出願人：株式会社東芝
• 特開平3-085015