特許
J-GLOBAL ID：200903066257703165
半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124367
公開番号（公開出願番号）：特開平11-317072
出願日： 1998年05月07日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 格別の付随回路を搭載することなく、チップサイズに対するオーバーヘッドを抑制しながら、高速アクセスを可能とした半導体メモリシステムを提供する。【解決手段】 SDRAM100は、複数のセルアレイブロックに分割されたメモリセルアレイ101、カラムデコーダ102、ロウデコーダ103及びセンスアンプ回路105を有する。SDRAM100に対して、セルアレイブロック内を連続アクセスする場合には、第1のサイクルタイムを持つ第1の動作モードに設定され、離散的なセルアレイブロック間の連続アクセスの場合にはそれより短い第2のサイクルタイムによる第2の動作モードに設定される。隣接セルアレイブロック間の連続アクセスの場合には、中間のサイクルタイムを持つ第3の動作モードに設定される。
請求項（抜粋）：
複数のビット線対と複数のワード線の各交差部にメモリセルが配列されたメモリセルアレイ、このメモリセルアレイのメモリセル選択を行うデコーダ回路、及びメモリセルアレイのメモリセルデータを読み出すセンスアンプ回路を有する半導体メモリと、この半導体メモリに対して連続してアクセスする際に連続してアクセスされるアドレスの順序に応じてサイクルタイムを変化させるための制御を行う制御装置と、を備えたことを特徴とする半導体メモリシステム。
IPC (2件)：
G11C 11/401
, G11C 11/407
G11C 11/34 362 H
, G11C 11/34 362 S
