高速/高性能MOSトランジスタ及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：萩原誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-105010
公開番号（公開出願番号）：特開平11-177083
出願日： 1998年04月15日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】素子の微細化に伴う短チャンネル効果を抑制させ、かつ高速、高性能、高信頼性のMOSトランジスタを得ることができるMOSトランジスタ及びその製造方法を提供すること。【解決手段】低濃度のLDD領域22と高濃度のソース/ドレイン領域28の間に中間濃度のMDD領域24を形成する。LDD領域22を有する。P型ポケット26の領域でMDD領域24を囲む。

請求項（抜粋）：

第1導電型不純物を含む半導体基板と、該半導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極の表面酸化により形成された酸化膜と、前記ゲート電極の側壁に形成された第1スペーサと、該第1スペーサの傾斜側壁に形成された第2スペーサと、前記ゲート電極のエッジに自己整合されるように第2導電型の不純物が前記半導体基板の表面辺りに傾斜注入されて第1深さに形成された低濃度の第1不純物層と、前記第1スペーサのエッジに自己整合されるように第2導電型の不純物が前記半導体基板の表面辺りに傾斜注入されて前記第1深さよりも更に深い第2深さに形成された中間濃度の第2不純物層と、前記第1スペーサのエッジに自己整合されるように第1導電型の不純物が前記半導体基板の表面辺りに傾斜注入されて前記中間濃度の第2不純物層を囲む第3深さに形成され前記半導体基板の不純物濃度よりも更に高い不純物濃度を有する第3不純物層と、前記第2スペーサのエッジに自己整合されるように第2導電型の不純物が前記半導体基板の表面辺りに注入されて前記第3深さよりも更に深い第4深さに形成された高濃度の第4不純物層と、を具備することを特徴とする高速/高性能MOSトランジスタ。

引用特許：

審査官引用 (12件)

改良型電界効果トランジスタ構成体及び製造方法
公報種別：公開公報出願番号：特願平4-078111 出願人：エスジーエス-トムソン・マイクロエレクトロニクス・インコーポレイテツド
特開昭63-293979
MOS型半導体装置とその製造方法
公報種別：公開公報出願番号：特願平7-346384 出願人：株式会社リコー

全件表示

前のページに戻る