特許
J-GLOBAL ID：200903066694091306
短絡検出回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願2004-020073
公開番号（公開出願番号）：特開2005-212560
出願日： 2004年01月28日
公開日（公表日）： 2005年08月11日
要約：
【課題】小型化が可能でコストを低減できる短絡検出回路装置を提供する。【解決手段】第1回路2及び第2回路3からのアナログ信号を解析する回路装置において、第1回路2と第2回路3は互いに位相の正負が逆のアナログ信号21、31を出力するように構成した。 短絡が生じた場合には互いの出力信号どうしが干渉して相殺されるので、短絡による誤作動を防止できるとともに、装置や端子の追加が不要となる。【選択図】 図1
請求項（抜粋）：
それぞれアナログ信号を出力する第1回路及び第2回路と、該第1回路及び該第2回路の出力信号をそれぞれ処理する信号処理部と、該第1回路と該信号処理部を接続する第1導線と、該第2回路と該信号処理部を接続する第2導線と、該信号処理部に入力される該第1回路及び該第2回路の少なくとも一方の該アナログ信号を解析し該第1導線と該第2導線との短絡を監視する短絡監視部と、を有し、
該第1回路と該第2回路は互いに位相の正負が逆のアナログ信号を出力することを特徴とする短絡検出回路装置。
IPC (2件)：
FI (2件)：
Fターム (1件)：
引用特許：
前のページに戻る
