特許

J-GLOBAL ID：200903066702683080

データ転送制御装置及び電子機器

発明者： 小川 隆央 ,  石田 卓也 ,  神原 義幸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-321541
公開番号（公開出願番号）：特開2000-134233
出願日： 1998年10月27日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 処理のオーバーヘッドを軽減し、小規模なハードウェアで高速なデータ転送を実現できるデータ転送制御装置及び電子機器を提供すること。【解決手段】 IEEE1394規格のデータ転送制御装置において、リンクコアとCPUとの間に、FIFOの他に、ランダムアクセス可能なパケット格納用の内蔵RAMを設ける。RAMの記憶領域をヘッダ領域、データ領域、CPUのワーク領域に分離し、ヘッダ領域及びデータ領域を受信用と送信用の領域に分離する。TAGを用いて、受信パケットのヘッダをヘッダ領域にデータをデータ領域に書き込む。データ領域をアイソクロナス転送用と非同期転送用の領域に分離する。RAMの各領域のサイズを可変に制御するためのポインタを用意し、各領域のサイズを電源投入後もダイナミックに可変制御する。各領域をリングバッファ構造にする。1つのパケットのヘッダやデータが格納される領域のサイズを固定にする。

請求項（抜粋）：

バスに接続される複数のノード間でのデータ転送のためのデータ転送制御装置であって、ノード間でのパケット転送のためのサービスを提供するリンク手段と、パケットを格納するためのランダムアクセス可能な記憶手段と、前記リンク手段を介して各ノードから転送されてくるパケットを前記記憶手段に書き込む書き込み手段と、上層により前記記憶手段に書き込まれたパケットを読み出し、前記リンク手段に渡す読み出し手段とを含むことを特徴とするデータ転送制御装置。

Fターム (5件)：

5K032AA02 ,  5K032AA03 ,  5K032CD01 ,  5K032DB19 ,  5K032DB24

引用特許：

審査官引用 (4件)

• 信号処理回路
  公報種別：公開公報   出願番号：特願平9-083141   出願人：ソニー株式会社
• 並列型誤り検出回路
  公報種別：公開公報   出願番号：特願平8-305802   出願人：日本電気株式会社
• 特開平2-310649
  
• 特表昭59-501435