特許
J-GLOBAL ID：200903066768369212
半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-045215
公開番号（公開出願番号）：特開2000-243900
出願日： 1999年02月23日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】集積度の向上を可能とした半導体チップおよびそれを用いた半導体装置を提供する。【解決手段】プリント配線基板10の表面11に、半導体チップ20がフェースアップ方式で接合される。半導体チップ20の側壁面24には、溝25が形成されている。溝25内には、導電ペースト26が配置されており、この導電ペースト26は、表面配線28を介して、機能領域22内の接続パッドPに接続されている。プリント配線基板10の表面の半田バンプ12と、接続パッドPとは、導電ペースト26および表面配線28を介して電気接続される。【効果】スクライブライン領域23を利用することにより、ワイヤボンディングを行うことなく、プリント配線基板10への半導体チップ20の接合が達成されている。
請求項（抜粋）：
機能素子が形成された機能領域の周辺のスクライブライン領域に、表裏面を貫く貫通部が形成されており、この貫通部に導電部材が配置されていることを特徴とする半導体チップ。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
