特許
J-GLOBAL ID:200903067134414793

積層セラミック電子部品の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 松本 悟
公報種別:公開公報
出願番号(国際出願番号):特願2006-014567
公開番号(公開出願番号):特開2007-200955
出願日: 2006年01月24日
公開日(公表日): 2007年08月09日
要約:
【課題】下地電極の剥離、付着、融着、バリの発生、下地電極からのAgの消失、積層体の厚みムラの発生を防止し得る積層セラミック電子部品の製造方法を提供する。【解決手段】シート積層体110の表面に下地電極12を印刷形成し、個々の積層チップ11に切断し、積層チップ11の切断面11cの角部11d1,11d2にR14,15を形成した後、脱バインダー処理して、焼成し、側面電極17を形成する積層セラミック電子部品の製造方法において、前記シート積層体110の表面に印刷形成された下地電極12を焼成により消失するバインダーシート13で被覆するので、下地電極12は、切断工程・R付け工程を経て脱バインダー・焼成工程まで露出が抑制される。【選択図】図2
請求項(抜粋):
シート積層体の表面に下地電極を印刷形成し、個々の積層チップに切断し、前記積層チップの切断面の角部にR付けした後、積層チップを、脱バインダー処理して、焼成し、側面電極付けする積層セラミック電子部品の製造方法において、 前記シート積層体の表面に印刷形成された前記下地電極を焼成により消失する保護層で被覆し、前記下地電極が前記保護層で被覆された状態の個々の積層チップに切断し、前記保護層から前記下地電極の端面が露出する前記積層チップの切断面の角部にR付けした後、前記下地電極が前記保護層で被覆された状態の積層チップを、脱バインダー処理して、焼成することを特徴とする積層セラミック電子部品の製造方法。
IPC (2件):
H01G 4/30 ,  H01G 4/12
FI (3件):
H01G4/30 311F ,  H01G4/12 364 ,  H01G4/12 352
Fターム (18件):
5E001AB03 ,  5E001AC01 ,  5E001AH05 ,  5E001AJ01 ,  5E082AB03 ,  5E082BC38 ,  5E082EE04 ,  5E082EE11 ,  5E082EE23 ,  5E082EE35 ,  5E082FF05 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082GG10 ,  5E082KK01 ,  5E082LL02 ,  5E082LL03
引用特許:
出願人引用 (2件)
  • 積層インダクタ
    公報種別:公開公報   出願番号:特願2000-247733   出願人:エフ・ディ-・ケイ株式会社
  • 表面実装型素子
    公報種別:公開公報   出願番号:特願2002-115024   出願人:株式会社村田製作所

前のページに戻る