特許
J-GLOBAL ID：200903067206559562
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-197055
公開番号（公開出願番号）：特開平8-063983
出願日： 1994年08月22日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 リーク電流の大きいビット線があっても、データ書き込み誤動作、良品率の低下を防止することができ、高速な書き込み動作をチップ面積を増大させることなく実現し得るEEPROMを提供すること。【構成】 半導体基板に浮遊ゲートと制御ゲートが積層形成された電気的書替え可能なメモリセルが配列されたメモリセルアレイ1と、メモリセルアレイ1のビット線方向の一端部に設けられ、読出しデータと書込みデータのラッチ動作を行うデータラッチ兼センスアンプ2と、書込み動作中に“0”データ書込みを行うメモリセルに対応するビット線を電源電圧Vccより高い電圧に設定する機構とを備えたEEPROMにおいて、書込み動作中に、ビット線をVccより高い電圧に設定する前に、ビット線とセンスアンプ2を非導通とした状態で全ビット線をVcc以下の電圧に設定し、この設定動作後にビット線とセンスアンプ2の導通化を行う。
請求項（抜粋）：
半導体基板に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電荷の授受により電気的書換えが行われるメモリセルが配列形成されたメモリセルアレイと、このメモリセルアレイのビット線方向の一端部に設けられた、読み出しデータと書き込みデータのラッチ動作を行うデータラッチ兼センスアンプと、書き込み動作中に所定のデータ書き込みを行うメモリセルに対応するビット線を電源電圧より高い電圧に設定する手段とを備え、前記書き込み動作中に、前記ビット線を電源電圧より高い電圧に設定する前に、前記ビット線とデータラッチ兼センスアンプを非導通とした状態で、全ビット線を接地電圧以上で電源電圧以下の第1の電圧に設定し、この設定動作後に、前記ビット線とデータラッチ兼センスアンプの導通化動作を行い、前記第1の電圧への設定動作後から前記導通化動作開始まではビット線の充放電を行わないことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 530 C
, H01L 27/10 434
