特許

J-GLOBAL ID：200903067231304196

半導体記憶装置

発明者： 西原 利幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-344575
公開番号（公開出願番号）：特開2006-155750
出願日： 2004年11月29日
公開日（公表日）： 2006年06月15日
要約：

【課題】読み出し速度の向上を図れる半導体記憶装置を提供する。【解決手段】メモリユニット110が、積層型メモリセルトランジスタC10〜C115よりなるセルストリング111、選択トランジスタ112,113,114に加え、増幅トランジスタ115を含んで構成され、増幅トランジスタ115のゲート電極がセルストリング111の一端(ノードND11)に接続され、読み出し時に増幅トランジスタ115はセルストリング111の貫通電流を反映してビット線BL11を駆動する。【選択図】 図2

請求項（抜粋）：

ビット線と、 上記ビット線に接続された少なくとも一つのメモリユニットと、を有し、 上記メモリユニットは複数のメモリセルが直列に接続されたセルストリングと、上記セルストリングの貫通電流を反映して上記ビット線を駆動する増幅駆動回路と、を含み、 上記各メモリセルは異なるしきい値に従って異なるデータを記憶する電界効果トランジスタにより形成されている 半導体記憶装置。

IPC (6件)：

G11C 16/06 ,  G11C 16/04 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788

FI (5件)：

G11C17/00 634C ,  G11C17/00 622E ,  G11C17/00 634B ,  H01L27/10 434 ,  H01L29/78 371

Fターム (26件)：

5B125BA01 ,  5B125BA05 ,  5B125CA01 ,  5B125DA09 ,  5B125EA05 ,  5B125EB01 ,  5B125EC06 ,  5B125EC08 ,  5B125ED07 ,  5B125ED09 ,  5B125FA02 ,  5B125FA07 ,  5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP76 ,  5F083GA01 ,  5F083GA10 ,  5F083MA06 ,  5F083MA19 ,  5F101BA01 ,  5F101BA46 ,  5F101BB05 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34

引用特許：

審査官引用 (3件)

• 半導体メモリ回路
  公報種別：公開公報   出願番号：特願平7-333068   出願人：日本電気アイシーマイコンシステム株式会社
• 電気的消去可能でプログラム可能なリードオンリメモリ
  公報種別：公開公報   出願番号：特願平7-107713   出願人：三星電子株式会社
• 半導体メモリ装置及びそれに関連する方法
  公報種別：公開公報   出願番号：特願2002-309774   出願人：三星電子株式会社