特許
J-GLOBAL ID：200903067244624815

半導体素子搭載フレーム

発明者：
松原 俊也

松原 俊也 について


出願人/特許権者：
株式会社三井ハイテック

株式会社三井ハイテック について


代理人 (1件)： 中前 富士男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-282555
公開番号（公開出願番号）：特開平11-102991
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：
【要約】【課題】 電子機器の多機能化、多用途化及び小型化に対応する半導体素子搭載フレームを提供する。【解決手段】 第1の絶縁シート部材21の表裏に第1、第2の内側リード27、28をそれぞれ備え、更に、所定の第1、第2の内側リード27、28は第1の絶縁シート部材21に形成された透孔31、32、32a、33、34、34aを介して連結されて、所定の第2の内側リード28には第1の接続端子ランド35を備えている第1の回路基板19に、中央部には第2のボンディング領域30を露出させる開口部37を備え、更には、両側部にはサイドレール17、18を備える第2の絶縁シート部材36を主体とし、第1の接続端子ランド35に最終的には電気的に接続される導通部を有すると共に、裏面側には導通部に導通する第2の接続端子ランド40を有する第2の回路基板20を接合した。
請求項（抜粋）：
異なる種類の回路・機能を集積したメモリ素子及び/又はCPU素子などの半導体素子をそれぞれ半導体素子搭載基板に両面実装可能な半導体素子搭載フレームであって、所定の広さの第1の絶縁シート部材、及び該第1の絶縁シート部材の表裏に形成され、内側には第1、第2のボンディング領域を有し各々複数本の第1及び第2の内側リードからなる第1、第2の回路パターンをそれぞれ備え、更に、所定の前記第1、第2の内側リードは前記第1の絶縁シート部材に形成された透孔を介して連結されていると共に、所定の前記第2の内側リードには第1の接続端子ランドを備えている第1の回路基板と、中央部には前記第2のボンディング領域を露出させる開口部を備え、更には、両側部には離間して配列され、前記第1の回路基板に裏面側に接合されて、それぞれ位置決め用パイロット孔が形成されたサイドレールを備える第2の絶縁シート部材を主体とし、前記第1の接続端子ランドに最終的には電気的に接続される導通部を有すると共に、裏面側には前記導通部に導通する第2の接続端子ランドを有する第2の回路基板と、前記第1の回路基板及び前記第2の回路基板を接合する接着剤層とを有することを特徴とする半導体素子搭載フレーム
IPC (3件)：
H01L 23/12 ,  H01L 21/60 301 ,  H01L 21/60 311
FI (3件)：
H01L 23/12 L ,  H01L 21/60 301 A ,  H01L 21/60 311 R
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM