デプレッション型MOS半導体素子およびMOSパワーIC

発明者： , ,
出願人/特許権者：
代理人 (1件)：篠部正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-091297
公開番号（公開出願番号）：特開平11-289084
出願日： 1998年04月03日
公開日（公表日）： 1999年10月19日
要約：

【要約】 (修正有)【課題】デプレッション型MOS半導体素子と、出力段パワー半導体を組合せた高耐圧のMOSパワーICを提供する。【解決手段】n- ドリフト層423に形成されたp- ウェル領域433と、その表面層に形成されたn+ エミッタ領域435と、そのn+エミッタ領域435からn- ドリフト層423の表面層にかけてのp- ウェル領域433の表面層にn- デプレッション領域434を形成し、その上にゲート絶縁膜437を介してエミッタ電極441に接続したゲート電極438を形成する。コレクタ電極432はn- ドリフト層423の裏面側に設けることを特徴としたデプレッション型MOS半導体素子を集積し縦型のMOSFETや、IGBTなどを出力段MOS半導体素子とするMOSパワーIC。

請求項（抜粋）：

n- ドリフト層の表面層に形成されたp- ウェル領域と、そのp- ウェル領域の表面層に形成されたn+ エミッタ領域と、そのn+ エミッタ領域からn- ドリフト層の表面層にかけてp- ウェル領域の表面層に形成されたn- デプレッション領域と、そのn- デプレッション領域の上にゲート絶縁膜を介して設けられたゲート電極層と、n+ エミッタ領域とp- ウェル領域との表面に共通に接して設けられたエミッタ電極と、n- ドリフト層の裏面側に設けられたコレクタ電極とを有することを特徴とするデプレッション型MOS半導体素子。

IPC (4件)：

H01L 29/78 , H01L 21/8234 , H01L 27/088 , H01L 29/866

FI (7件)：

H01L 29/78 655 Z , H01L 27/08 102 A , H01L 29/78 301 J , H01L 29/78 652 E , H01L 29/78 656 B , H01L 29/78 657 G , H01L 29/90 D

引用特許：

審査官引用 (3件)

特開平2-192767
MOS型半導体素子
公報種別：公開公報出願番号：特願平5-017751 出願人：富士電機株式会社
パワーデバイスの過熱検出回路
公報種別：公開公報出願番号：特願平3-292581 出願人：富士電機株式会社

前のページに戻る