特許
J-GLOBAL ID:200903067510234564
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平11-041798
公開番号(公開出願番号):特開2000-244296
出願日: 1999年02月19日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】【解決手段】電源投入時に電源端子電圧の上昇が所定値以上になったことを検出して電源投入信号を出力する回路からの前記電源投入信号を入力とし、前記電源投入信号を遅延させる遅延回路と、前記遅延回路の出力と前記電源投入信号とから前記遅延回路の遅延時間で規定されるパルス幅のワンショットパルス信号を出力する回路とを含む電源投入回路において、前記遅延回路が、電源端子電圧からNチャネルMOSトランジスタのしきい値電圧分差し引いた電圧が電源電圧として供給されるCMOSインバータを遅延素子として含む。
請求項(抜粋):
電源投入時に電源端子電圧が所定値以上になったことを検出して電源投入信号を出力する回路からの前記電源投入信号を入力とし前記電源投入信号を遅延させて出力する遅延回路と、前記遅延回路の出力信号と前記電源投入信号とから前記遅延回路の遅延時間で規定されるパルス幅のワンショットパルス信号を出力する回路と、を含む電源投入回路において、前記遅延回路が、電源端子電圧からNチャネルMOSトランジスタのしきい値電圧分差し引いた電圧が電源電圧として供給されるインバータを遅延素子として含む、ことを特徴とする電源投入回路。
Fターム (24件):
5J055AX11
, 5J055AX12
, 5J055AX37
, 5J055AX57
, 5J055AX65
, 5J055BX41
, 5J055CX00
, 5J055CX27
, 5J055DX01
, 5J055DX22
, 5J055DX56
, 5J055EX21
, 5J055EX23
, 5J055EY23
, 5J055EZ07
, 5J055EZ25
, 5J055EZ27
, 5J055EZ50
, 5J055FX05
, 5J055FX31
, 5J055FX35
, 5J055GX01
, 5J055GX04
, 5J055GX05
引用特許: