特許
J-GLOBAL ID：200903067938879977

欠陥管理可能PIRM及び方法

発明者：
カール・ピー・タウシグ

カール・ピー・タウシグ について

, 
リチャード・イー・エルダー

リチャード・イー・エルダー について


出願人/特許権者：
ヒューレット-パッカード デベロップメント カンパニー エル.ピー.

ヒューレット-パッカード デベロップメント カンパニー エル.ピー. について


代理人 (3件)： 古谷 聡 ,  溝部 孝彦 ,  西山 清春
公報種別：公開公報
出願番号（国際出願番号）：特願2005-242537
公開番号（公開出願番号）：特開2006-073181
出願日： 2005年08月24日
公開日（公表日）： 2006年03月16日
要約：
【課題】欠陥管理可能PIRMのための欠陥管理方式を提供する。【解決手段】複数のクロスポイントデータ記憶アレイ(302,304,306,308)を提供するデータ記憶媒体を含む欠陥管理可能PIRM(100)である。各アレイ(302)は、複数のメモリセル(300)を提供する。前記アレイ(302,304,306,308)は、別個のスーパーアレイ(310,330,332)内へと割り当てられ、該別個のスーパーアレイは、セットとして仮想的に位置合わせされる。コントローラもまた提供され、アレイ(302,312,322)の仮想的に位置合わせされたセットと、メモリセル(300)の仮想的に位置合わせされたセットとの選択を確立することを可能にする。前記コントローラは、データビットのワードを受け、且つ、メモリアレイ(302,312,322)における選択された仮想的に位置合わせされたセット内において欠陥のあるアレイを検出するように、書き込み動作中に動作可能である。【選択図】図3
請求項（抜粋）：
欠陥管理可能PIRM(100)であって、 複数のクロスポイントデータ記憶アレイ(112)を提供するデータ記憶媒体であって、 前記複数のクロスポイントデータ記憶アレイ(112)は、別個のスーパーアレイ(124)内へと割り当てられ、 前記別個のスーパーアレイ(124)は、セットとして仮想的に位置合わせされることからなる、データ記憶媒体と、 アレイの仮想的に位置合わせされたセットの選択を確立することを可能にするコントローラ(106) とを備え、 前記コントローラ(106)は、仮想的に位置合わせされたセット内における欠陥のあるアレイを検出するよう動作可能となっており、 前記コントローラ(106)は、データビットのワード(340)を受けて、前記欠陥のあるメモリアレイからの少なくとも1つのデータビットを、スペアメモリアレイへと導くように、更に動作可能となっていることからなる、欠陥管理可能PIRM。
IPC (2件)：
G11C 29/04 ,  G11C 17/06
FI (2件)：
G11C29/00 603K ,  G11C17/06 D
Fターム (11件)：
5B125BA14 ,  5B125DE09 ,  5B125EA07 ,  5B125FA01 ,  5L106AA08 ,  5L106CC08 ,  5L106CC16 ,  5L106CC17 ,  5L106EE07 ,  5L106FF05 ,  5L106GG06
引用特許：
出願人引用 (2件)
  • 米国特許第6,552,409号
  • 米国特許第6,567,295号
審査官引用 (2件)
  • 不揮発性メモリ
    公報種別：公開公報   出願番号：特願2002-164060   出願人：ヒューレット・パッカード・カンパニー
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平3-233393   出願人：セイコーエプソン株式会社

前のページに戻る

TOP

BOTTOM