特許
J-GLOBAL ID：200903068017905715
半導体集積回路装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
,
,
代理人 (1件)：
高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-106945
公開番号（公開出願番号）：特開2008-270250
出願日： 2007年04月16日
公開日（公表日）： 2008年11月06日
要約：
【課題】配線を形成するトレンチ幅が70nm以下になっても配線の抵抗率が大幅に増加せず、国際半導体技術ロードマップに開示されている値を満たす銅配線を実現する。【解決手段】銅配線の配線幅が70nm以下で、トレンチの側面と平行な面における平均結晶粒径Dと配線幅Wの比D/Wを1.3以上にする。【選択図】図1
請求項（抜粋）：
回路素子が形成された半導体基体と、前記半導体基体の主表面上に形成された絶縁層と、少なくとも前記絶縁層を利用して形成されたトレンチと、前記トレンチ内に形成された銅配線を備え、前記銅配線の線幅が70nm以下で、前記銅配線の前記トレンチの側面と平行な面における平均結晶粒径が配線幅の1.3倍以上であることを特徴とする半導体集積回路装置。
IPC (2件)：
FI (1件)：
Fターム (51件)：
5F033HH11
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH20
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ11
, 5F033JJ17
, 5F033JJ18
, 5F033JJ19
, 5F033JJ20
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK11
, 5F033KK17
, 5F033KK18
, 5F033KK19
, 5F033KK20
, 5F033KK21
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033LL08
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ73
, 5F033QQ82
, 5F033RR04
, 5F033RR06
, 5F033SS11
, 5F033TT02
, 5F033WW01
, 5F033WW04
, 5F033XX08
, 5F033XX10
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る
