半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-176100
公開番号（公開出願番号）：特開平9-027546
出願日： 1995年07月12日
公開日（公表日）： 1997年01月28日
要約：

【要約】【課題】半導体装置の配線間容量を下げるために、配線間に空洞を形成する方法を提供する。【解決手段】半導体基板1上のメモリセル部101と102の上にシリコン酸化膜110を形成した後、第1の金属配線111とその配線間にシリコン窒化膜112を形成し、さらにその上にシリコン酸化膜114を形成する。次に、シリコン窒化膜の表面の一部121と配線の表面の一部とが境界部120を介して連続して露出するように、シリコン酸化膜114に開孔部115を形成する。リン酸を開孔部115から導入しシリコン窒化膜112をエッチングし、第1の金属配線111とシリコン酸化膜114、110とによって囲まれた領域に空洞を形成して配線間容量を下げることができる。

請求項（抜粋）：

半導体基板の主表面上に絶縁膜を形成する工程と、前記絶縁膜上に、所定の間隔をおいて配された複数本の配線を形成する工程と、前記絶縁膜上に、前記配線の間を埋めるように前記絶縁膜とはエッチング特性が異なる配線間膜を形成する工程と、前記配線上および前記配線間膜上に、前記配線間膜とはエッチング特性が異なる第1の層間膜を形成する工程と、前記配線表面の一部および前記配線間膜表面の一部を前記配線と前記配線間膜との境界部を介して連続して露出するように前記第1の層間膜に開孔部を形成する工程と、前記開孔部から、前記配線間膜のエッチングレートが前記第1の層間膜および前記絶縁膜のエッチングレートよりも速いエッチング条件により、前記配線間膜を選択的にエッチング除去し、前記配線、前記絶縁膜および前記第1の層間膜によって囲まれた領域に空洞を形成する工程と、前記境界部を介して連続して露出された前記配線表面の一部および前記配線間膜表面の一部を含む前記第1の層間膜上に第2の層間膜を形成して前記開孔部を塞ぐ工程とを備えた半導体装置の製造方法。

IPC (2件)：

H01L 21/768 , H01L 21/306

FI (3件)：

H01L 21/90 N , H01L 21/306 F , H01L 21/90 V

引用特許：

出願人引用 (4件)

特開平4-207055
半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-172031 出願人：富士通株式会社
特開平2-142132

全件表示

前のページに戻る