特許
J-GLOBAL ID：200903068372565275
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-167681
公開番号（公開出願番号）：特開平10-012879
出願日： 1996年06月27日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】拡散層の形成深さがばらつき特性が不安定となる。【解決手段】素子分離層2、ウエル領域1B、ゲート酸化膜3、ゲート電極4及びゲート電極上の酸化膜5Aを形成する。その後、窒化膜6及び酸化膜5Bからなる側壁を形成した後に、酸化膜5Bを除去して、L字型ゲート電極側壁6Aを形成する。次に選択シリコン成長法により、せり上げ層7Aを形成する。このせり上げ層は、側壁と接する部分が、きわめて薄いので、ファセットの無い構造となる。次に、酸化膜5Cを形成し、ゲート電極上の酸化膜5Aを除去した後に、不純物をイオン注入し、急速加熱法により、不純物を下地シリコン方向に拡散させ、ソース・ドレイン拡散層9を形成する。
請求項（抜粋）：
シリコン基板の主面に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、このゲート電極の両側に形成された絶縁膜からなるゲート電極側壁と、このゲート電極側壁の一部と接し前記シリコン基板の主面に選択的に形成されたせり上げられたソース・ドレイン層とを有する半導体装置において、前記ゲート電極側壁はL字型に形成されていることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 301 S
, H01L 29/78 301 X
