特許
J-GLOBAL ID：200903068373507449
電子部品用パッケージ、その製造方法および電子部品
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮本 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-152871
公開番号（公開出願番号）：特開平10-326860
出願日： 1997年05月26日
公開日（公表日）： 1998年12月08日
要約：
【要約】【課題】LSI用パッケージにおいて、メッキ引き出し線の長さを短くして電気特性の劣化を防止した電子部品用パッケージ等を提供する。【解決手段】パッド21からピン61の位置Aまでパッケージ本体10の外周側に向かって延在する信号線27と、ピン61の位置Aからさらにパッケージ本体10の外周側に向かって引き出されている信号線28とを設ける。信号線28は位置Bにおいて、ビアホール24によって信号線25と接続される。信号線25は位置Bからピン61の位置Aまで引き戻され、位置Aにおいてビアホール26によりピン61に接続される。メッキ用引き出し線23をビアホール24の位置Bからパッケージ本体10の側面11まで引き出し、側面11のメッキ用電極70と接続する。メッキ用引き出し線23が短くなりメッキ用引き出し線23による電気特性の劣化が抑制される。
請求項（抜粋）：
電子素子を搭載して電子部品を構成する電子部品用パッケージであって、パッケージ本体と、前記パッケージ本体から露出して設けられ前記電子素子と接続される電子素子接続用端子と、前記パッケージ本体から露出して設けられた外部接続用端子と、前記パッケージ本体内に設けられ前記電子素子接続用端子と前記外部接続用端子との間を接続する配線であって、前記電子素子接続用端子側の第1の配線と前記外部接続端子側の第2の配線と、前記第1の配線と前記第2の配線との間に直列に接続されると共に前記パッケージ本体内に設けられた副配線とを有する前記配線と、を備え、前記副配線は、一端が前記第1の配線に接続されると共に前記第1の配線から前記パッケージの外部に向かって延在して前記パッケージ本体内に設けられた第1の副配線と、一端が前記第2の配線に接続されると共に前記第2の配線から前記パッケージの外部に向かって延在して前記パッケージ本体内に設けられた第2の副配線と、前記第1の副配線の他端と第2の副配線の他端とを接続する接続部と、を有することを特徴とする電子部品用パッケージ。
IPC (2件)：
FI (2件)：
H01L 23/50 X
, H01L 23/12 N
