半導体記憶装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：眞鍋潔 , 柏谷昭司 , 渡邊弘一 , 伊藤壽郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-104841
公開番号（公開出願番号）：特開2004-311803
出願日： 2003年04月09日
公開日（公表日）： 2004年11月04日
要約：

【課題】半導体記憶装置の製造方法に関し、ミラーフラッシュメモリとして優れた性能を実現させるアルミナを用いた多層ゲート絶縁膜でありながら、ゲートを微細化した場合でも、ソース側及びドレイン側に電荷を確実に分離してトラップすることが可能であるようにする。【解決手段】基板1上にトンネル絶縁膜2、分離絶縁膜3、トップ絶縁膜4を順に積層形成し、トップ絶縁膜4上にゲート電極5を形成し、トップ絶縁膜4をエッチングして分離絶縁膜3の一部を表出し、分離絶縁膜3をエッチングしてゲート電極5の下方に食い込む凹所を形成し、凹所内を埋めて展延するトラップ絶縁膜7を形成して分離絶縁膜3で分離された分離型トラップ絶縁膜7Aを実現する。【選択図】図3

請求項（抜粋）：

基板上に第1の酸化シリコン膜、窒化シリコン膜、第2の酸化シリコン膜を順に積層形成する工程と、次いで、第2の酸化シリコン膜上にゲート電極を形成する工程と、次いで、第2の酸化シリコン膜をエッチングして前記窒化シリコン膜の一部を表出する工程と、次いで、前記窒化シリコン膜をエッチングして前記ゲート電極の下方に食い込む凹所を形成する工程と、次いで、前記凹所内を埋めて展延するアルミニウムを含む酸化物から選択された少なくとも1種の化合物膜を形成して前記窒化シリコン膜で分離された分離型トラップ絶縁膜とする工程とが含まれてなることを特徴とする半導体記憶装置の製造方法。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (17件)：

5F083EP17 , 5F083EP22 , 5F083ER22 , 5F083PR03 , 5F083PR05 , 5F083PR12 , 5F083PR21 , 5F083ZA21 , 5F101BA47 , 5F101BB02 , 5F101BD02 , 5F101BE07 , 5F101BF05 , 5F101BH02 , 5F101BH03 , 5F101BH13 , 5F101BH14

引用特許：

審査官引用 (4件)

半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願2000-057642 出願人：株式会社東芝
特開昭52-079670
特開昭52-079670

全件表示

前のページに戻る