特許
J-GLOBAL ID：200903068451151257

単一レベル・ゲート不揮発性メモリ素子およびそのアクセス方法

発明者：
パトリス・エム・パリス

パトリス・エム・パリス について

, 
イー-チャン・シー

イー-チャン・シー について


出願人/特許権者：
モトローラ・インコーポレイテッド

モトローラ・インコーポレイテッド について


代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-140509
公開番号（公開出願番号）：特開平10-335505
出願日： 1998年05月06日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 構造が簡単で、センス・アンプが不要の不揮発性メモリ素子およびそのアクセス方法を提供する。【解決手段】 単一レベル・ゲートNVM素子(10)は、p-チャネルおよびn-チャネル・フローティング・ゲートFET(12,14),消去コンデンサ(26),およびプログラミング・コンデンサ(28)を含む。NVM素子をプログラムするには、プログラミング電圧をプログラミング・コンデンサに印加し、接地電圧をFETのソースに印加する。NVM素子を消去するには、消去電圧を消去コンデンサに印加し、接地電圧をFETのソースおよびプログラミング・コンデンサに印加する。NVM素子からデータを読み出すには、論理ハイ電圧をp-チャネルFETのソースに印加し、論理ロー電圧をn-チャネルFETのソースに印加し、読み出し電圧をプログラミング・コンデンサに印加しつつ、FETのドレインにおける電圧レベルを検出する。
請求項（抜粋）：
単一レベル・ゲート不揮発性メモリ素子であって:フローティング・ゲート,第1電流導通電極,および第2電流導通電極を有する第1フローティング・ゲート・トランジスタ;前記第1フローティング・ゲート・トランジスタの前記フローティング・ゲートに結合されているフローティング・ゲート,第1電流導通電極,および前記第1フローティング・ゲート・トランジスタの前記第2電流導通電極に結合された第2電流導通電極を有する第2フローティング・ゲート・トランジスタ;および前記第1フローティング・ゲート・トランジスタの前記フローティング・ゲートに結合されている電極を有する消去コンデンサ;から成ることを特徴とする単一レベル・ゲート不揮発性メモリ素子。
IPC (5件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 17/18 ,  H01L 27/115
FI (3件)：
H01L 29/78 371 ,  G11C 17/00 306 A ,  H01L 27/10 434
引用特許：
出願人引用 (5件)
  • 特開平3-179780
  • 不揮発性半導体メモリ
    公報種別：公開公報   出願番号：特願平5-122234   出願人：富士電機株式会社
  • 特開平3-101168
全件表示
審査官引用 (5件)
  • 特開平3-179780
  • 不揮発性半導体メモリ
    公報種別：公開公報   出願番号：特願平5-122234   出願人：富士電機株式会社
  • 特開平3-101168
全件表示

前のページに戻る

TOP

BOTTOM