特許
J-GLOBAL ID：200903068556482119

半導体装置およびその製造方法

発明者：
松本 弘則

松本 弘則 について

, 
近江 俊典

近江 俊典 について

, 
中野 明彦

中野 明彦 について

, 
柳川 栄治

柳川 栄治 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2001-022533
公開番号（公開出願番号）：特開2002-231969
出願日： 2001年01月30日
公開日（公表日）： 2002年08月16日
要約：
【要約】【課題】 寄生トランジスタ動作を防止するとともに、チップ面積の縮小化を図り、電極間の直列抵抗を減少させる。【解決手段】 層間絶縁膜2内にn-型ポリシリコン層4およびn+型ポリシリコン層5から成る少なくとも1つの半導体素子が電気的に絶縁されて形成されるとともに、各半導体素子のそれぞれの表面が、それぞれ電極(上部電極6または下部電極3)によって相互に接続されている。
請求項（抜粋）：
複数の能動素子が絶縁層内に組み込まれた半導体装置であって、該絶縁層内に少なくとも1つの半導体素子が電気的に絶縁されて形成されるとともに、各半導体素子のそれぞれの表面が、それぞれ電極によって相互に接続されていることを特徴とする半導体装置。
IPC (5件)：
H01L 29/872 ,  H01L 21/265 ,  H01L 27/00 301 ,  H01L 27/04 ,  H01L 21/822
FI (7件)：
H01L 27/00 301 P ,  H01L 29/48 F ,  H01L 21/265 P ,  H01L 27/04 A ,  H01L 29/48 M ,  H01L 29/48 E ,  H01L 29/48 N
Fターム (39件)：
4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB03 ,  4M104BB14 ,  4M104BB18 ,  4M104BB25 ,  4M104BB28 ,  4M104CC01 ,  4M104CC03 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD37 ,  4M104DD43 ,  4M104DD56 ,  4M104DD65 ,  4M104DD75 ,  4M104DD78 ,  4M104DD81 ,  4M104DD84 ,  4M104DD88 ,  4M104DD89 ,  4M104DD91 ,  4M104EE08 ,  4M104EE14 ,  4M104EE17 ,  4M104FF13 ,  4M104FF26 ,  4M104GG02 ,  4M104GG03 ,  4M104HH18 ,  4M104HH20 ,  5F038AV04 ,  5F038DF01 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM