特許

J-GLOBAL ID：200903068615611874

半導体装置及びその製造方法

発明者： 佐藤 政明 ,  茂浦口 明雄
出願人/特許権者： 新日本無線株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2007-228488
公開番号（公開出願番号）：特開2009-060064
出願日： 2007年09月04日
公開日（公表日）： 2009年03月19日
要約：

【課題】 高い耐圧性と低いオン抵抗を実現する両導電型能動素子を備えた集積型半導体装置を提供する。【解決手段】 半導体装置において、一導電型を有するシリコン基板を保持基板とし、保持基板の上に、埋め込み絶縁膜と、半導体層とを有するSOI基板の半導体層に、電子及び正孔をそれぞれ主キャリアとするコンプリメンタリ型能動素子が集積される。能動素子に印加した電圧が横方向に印加される一導電型の不純物層の近傍に、埋め込み絶縁膜を介して一導電型を有する保持基板内に対向して配置される逆導電型の領域が設けられ、一導電型を有する保持基板と逆導電型の領域との間に、電源電圧に相当する電圧が逆バイアスで印加され、保持基板と前記埋め込み絶縁膜との界面に空乏層が広がる。【選択図】図1

請求項（抜粋）：

一導電型を有するシリコン基板を保持基板とし、前記保持基板の上に、埋め込み絶縁膜と、半導体層とを有するSOI基板の前記半導体層に、電子及び正孔をそれぞれ主キャリアとするコンプリメンタリ型能動素子を集積した半導体装置において、前記能動素子に印加した電圧が横方向に印加される一導電型の不純物層の近傍に、前記埋め込み絶縁膜を介して前記一導電型を有する保持基板内に対向して配置される逆導電型の領域が設けられ、前記一導電型を有する保持基板と前記逆導電型の領域との間に、電源電圧に相当する電圧が逆バイアスで印加され、前記保持基板と前記埋め込み絶縁膜との界面に空乏層が広がることを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 21/822 ,  H01L 27/082

FI (6件)：

H01L29/78 626C ,  H01L29/78 613A ,  H01L27/08 321B ,  H01L27/08 331E ,  H01L27/08 321E ,  H01L27/08 101C

Fターム (42件)：

5F048AA05 ,  5F048AA08 ,  5F048AC04 ,  5F048AC06 ,  5F048BA16 ,  5F048BB05 ,  5F048BB20 ,  5F048BC03 ,  5F048BC07 ,  5F048BE09 ,  5F048BF02 ,  5F048BF16 ,  5F048BF18 ,  5F082AA02 ,  5F082AA04 ,  5F082BA04 ,  5F082BA06 ,  5F082BA23 ,  5F082BA47 ,  5F082BC04 ,  5F082BC09 ,  5F082FA13 ,  5F082GA04 ,  5F110AA07 ,  5F110AA11 ,  5F110BB04 ,  5F110BB12 ,  5F110CC10 ,  5F110DD05 ,  5F110DD06 ,  5F110DD13 ,  5F110DD22 ,  5F110EE09 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG24 ,  5F110GG34 ,  5F110HK03 ,  5F110HM12 ,  5F110NN62 ,  5F110NN71

引用特許：

出願人引用 (1件)

• 米国特許第5382818号明細書
  

審査官引用 (3件)

• 特開平4-275450
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2006-214936   出願人：株式会社デンソー
• 埋込形成されたダイオードを有する横型半導体-オン-絶縁体(SOI)半導体装置
  公報種別：公表公報   出願番号：特願平7-516073   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ