特許
J-GLOBAL ID：200903068625360586
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334658
公開番号（公開出願番号）：特開2001-156168
出願日： 1999年11月25日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 機械的強度が強く、かつ、放熱性に優れた半導体装置を提供する。【解決手段】 シリコン基板10上に形成される配線層のうち、第1層から第3層を、コンタクト部11及びビア14a,14bにタングステン、配線13a〜13cに銅をそれぞれ用いてシングルダマシン工程によって形成し、第4層から第6層を、ビア15a〜15c及び配線13d〜13fに銅を用いてデュアルダマシン工程によって形成し、かつ、第4層から第6層におけるビア15a〜15cの径を第1層から第3層におけるコンタクト部11及びビア14a,14bの径の12.9倍以上とする。
請求項（抜粋）：
複数の素子が形成された半導体基板と、前記半導体基板上に形成され、前記複数の素子どうしを接続するための銅からなる信号線や前記複数の素子に電源を供給するための銅からなる電源線及び接地線を具備する複数の配線層とを有し、前記複数の配線層間における信号線、電源線及び接地線の接続が、前記信号線、電源線及び接地線下に形成されたビアによってなされる半導体装置において、前記信号線及び該信号線下に形成されたビアは、該ビアにタングステンを用いてシングルダマシン工程によって形成され、前記電源線及び接地線、並びに該電源線及び接地線下に形成されたビアは、デュアルダマシン工程によって形成され、かつ、当該ビアの面積が前記信号線下に形成されたビアの面積よりも予め決められた割合だけ大きくなるように形成されていることを特徴とする半導体装置。
Fターム (22件)：
5F033HH11
, 5F033JJ01
, 5F033JJ19
, 5F033KK01
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN01
, 5F033NN06
, 5F033NN07
, 5F033NN34
, 5F033NN39
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033RR08
, 5F033VV04
, 5F033VV05
, 5F033WW01
, 5F033XX22
