特許
J-GLOBAL ID：200903068697532179
データ処理システム
発明者：
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-116716
公開番号（公開出願番号）：特開2004-326222
出願日： 2003年04月22日
公開日（公表日）： 2004年11月18日
要約：
【課題】上位レベルのクロック位相管理において、各ブロックへ分配するクロック経路の最適化を不要とするとともに、回路規模の増大を抑制し、また回路チューニングによる設計期間の増加を最小限に抑えることが可能な自己同期型ブロック処理装置を得る。【解決手段】ローカルブロック制御回路1は、複数のコンプリート信号22を受ける終了検知部12と、終了検知部12から出力されるエンド信号13、システムクロック10、ハンドシェイク制御信号6を受け、システムクロック10を処理ブロック2へ供給するか否かを決定する負論理のストップ信号14を生成する転送制御部11と、転送制御部11から出力される負論理のストップ信号14とシステムクロック10とに基づいて、ブロック内クロック20を生成する論理ANDゲート15とを備えている。【選択図】 図2
請求項（抜粋）：
データが複数の処理ブロックを経由することで処理されるデータ処理システムであって、
前記データ処理システムは、前記複数の処理ブロックのそれぞれに対応して設けられた複数のブロック制御回路を備え、
前記複数のブロック制御回路は、
それぞれが対応する処理ブロックをクロック同期により制御するとともに、他のブロック制御回路との間でハンドシェイク制御信号を授受することで、前記複数の処理ブロック間のデータ転送を自己同期型ハンドシェイクにより制御する、データ処理システム。
IPC (2件)：
FI (2件)：
G06F13/42 320A
, G06F1/04 330Z
5B077FF02
, 5B077FF12
, 5B077MM01
, 5B077MM02
, 5B079BA12
, 5B079BC03
, 5B079CC14
, 5B079DD08
