特許

J-GLOBAL ID：200903068751307488

PLL回路

発明者： 白井 克典
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-316897
公開番号（公開出願番号）：特開2001-136060
出願日： 1999年11月08日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 本発明は、複雑な構造の定常位相誤差補正回路を使用せず、簡単なロジックで定常位相誤差を検出し、自動的に誤差を補正するPLL(フェーズロックドループ)回路を提供することを目的とする。【解決手段】 位相比較器と、チャージポンプと、ループフィルタと、電圧制御発振器と、定常位相誤差自動補正回路とを備えるPLL回路であって、定常位相誤差を出力する定常位相誤差検出手段と、前記定常位相誤差検出手段を制御する定常位相誤差検出制御手段と、前記定常位相誤差に応じて、前記定常位相誤差を小さくする負荷回路手段と、前記定常位相誤差から前記負荷回路手段を制御する遅延制御手段とを備えることを特徴とするPLL回路。

請求項（抜粋）：

位相比較器と、チャージポンプと、ループフィルタと、電圧制御発振器と、定常位相誤差自動補正回路とを備えるPLL回路であって、リファレンスクロックと前記電圧制御発振器の出力クロックであるVCO出力クロックの立ち上がり及び立ち下がりの誤差を検出し、定常位相誤差として出力する定常位相誤差検出手段と、PLL回路が位相引き込みの終了状態にあるときのみ、定常位相誤差検出を行う制御信号を出力し、前記定常位相誤差検出手段を制御する定常位相誤差検出制御手段と、前記定常位相誤差に応じて、リファレンスクロックラインと前記電圧制御発振器からのフィードバッククロックラインに負荷を付加し、前記リファレンスクロック或いは前記VCO出力クロックの、立ち上がり及び立ち下がりを調節することで、前記定常位相誤差を小さくする負荷回路手段と、前記定常位相誤差検出手段で得られた前記定常位相誤差から前記負荷回路手段を制御する信号を作り出し、前記負荷回路手段を制御する遅延制御手段とを備えることを特徴とするPLL回路。

IPC (2件)：

H03L 7/08 ,  G11B 20/14 351

FI (2件)：

G11B 20/14 351 A ,  H03L 7/08 K

Fターム (22件)：

5D044GM14 ,  5D044GM15 ,  5D044GM18 ,  5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106CC58 ,  5J106DD17 ,  5J106DD19 ,  5J106DD42 ,  5J106DD43 ,  5J106DD46 ,  5J106DD48 ,  5J106EE09 ,  5J106GG00 ,  5J106GG18 ,  5J106GG19 ,  5J106HH02 ,  5J106KK06

引用特許：

審査官引用 (3件)

• 磁気ディスク装置の位相同期回路
  公報種別：公開公報   出願番号：特願平3-352828   出願人：茨城日本電気株式会社
• 遅延回路及びデジタル位相ロック回路
  公報種別：公開公報   出願番号：特願平7-330556   出願人：富士通株式会社
• 位相同期ループにおいて使用する周波数検出回路のための方法および装置
  公報種別：公開公報   出願番号：特願平7-325142   出願人：モトローラ・インコーポレイテッド