特許

J-GLOBAL ID：200903068853225419

半導体素子のウェルフォトレジストパターン及びその形成方法

発明者： キム,スン・ムー
出願人/特許権者： 東部エレクトロニクス株式会社
代理人 (2件)： 山川 政樹 ,  山川 茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2006-201876
公開番号（公開出願番号）：特開2007-036249
出願日： 2006年07月25日
公開日（公表日）： 2007年02月08日
要約：

【課題】ウェルイオン注入工程を行う時、ウェル近接効果を防止することができるレジストパターンを形成する。【解決手段】半導体素子のウェルフォトレジストパターンとその形成方法が開示される。本方法は、半導体基板上に犠牲酸化膜を形成した後、犠牲酸化膜上にHMDSを塗布した後、HMDS上にフォトレジストを塗布する。その後、フォトレジストをソフトベークした後、フォトレジストを露光し、露光されたフォトレジストをポストエクスポージャベークし、露光されたフォトレジストを現像してウェルパターニングした後、ウェルフォトレジストパターンをハードベークし、ウェルフォトレジストパターンを完成する。この際、フォトレジストを露光するフォーカスは、プラス・デフォーカスにする。【選択図】図5

請求項（抜粋）：

半導体基板上に犠牲酸化膜を形成する段階と、 前記犠牲酸化膜上にHMDSを塗布する段階と、 前記HMDS上にフォトレジストを塗布する段階と、 前記フォトレジストをソフトベークする段階と、 前記基板に照射される光の焦点深度をデフォーカスにして前記フォトレジストを露光する段階と、 前記露光されたフォトレジストをポストエクスポージャベークする段階と、 前記露光されたフォトレジストを現像してウェルパターニングする段階と、 前記ウェルフォトレジストパターンをハードベークする段階と、を備えることを特徴とする半導体素子のウェルフォトレジストパターンの形成方法。

IPC (5件)：

H01L 21/266 ,  H01L 21/027 ,  H01L 21/823 ,  H01L 27/092 ,  G03F 7/20

FI (4件)：

H01L21/265 M ,  H01L21/30 514C ,  H01L27/08 321B ,  G03F7/20 521

Fターム (8件)：

5F046AA28 ,  5F046BA03 ,  5F046DA14 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BE01 ,  5F048BE03

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-181984   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-240296   出願人：ソニー株式会社