特許

J-GLOBAL ID：200903068907844411

同期型DRAM

発明者： 田口 宏幸
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-207581
公開番号（公開出願番号）：特開平8-077767
出願日： 1994年08月31日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】同期型DRAMのチップ面積の縮小化に関する。【構成】複数のバンク11,12と、前記複数のバンク11,12の行アドレス指定に係る単数の行アドレスバッファ15を有すること。

請求項（抜粋）：

複数のバンクと、前記複数のバンクの行アドレス指定に係る単数の行アドレスバッファを有することを特徴とする同期型DRAM。

引用特許：

審査官引用 (2件)

• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平5-085220   出願人：株式会社東芝
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-189931   出願人：日本電気株式会社