薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：坂口博 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-233920
公開番号（公開出願番号）：特開2001-077366
出願日： 1999年08月20日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】薄膜トランジスタのa-Si成膜における生産性の向上を図ると共に、高い薄膜トランジスタ特性を得る。【解決手段】絶縁基板1上に、アモルファスシリコン膜2、ゲート絶縁膜3、及びゲート電極4が順次積層された薄膜トランジスタにあって、このアモルファスシリコン膜2は、低ディポジッションレートにて形成される低欠陥密度アモルファスシリコン層5と、この低欠陥密度アモルファスシリコン層5より高い高ディポジッションレートにて形成される高成膜アモルファスシリコン層6とを含んで構成され、このアモルファスシリコン膜2における低欠陥密度アモルファスシリコン層5は絶縁基板1側に成膜されると共に、高成膜アモルファスシリコン層6はゲート絶縁膜3側に成膜される薄膜トランジスタ。

請求項（抜粋）：

絶縁基板上に、アモルファスシリコン膜、ゲート絶縁膜、及びゲート電極が順次積層された薄膜トランジスタにあって、前記アモルファスシリコン膜は、低ディポジッションレートにて形成される低欠陥密度アモルファスシリコン層と、当該低欠陥密度アモルファスシリコン層より高い高ディポジッションレートにて形成される高成膜アモルファスシリコン層とを含んで構成され、前記アモルファスシリコン膜における低欠陥密度アモルファスシリコン層は前記絶縁基板側に成膜されると共に、前記高成膜アモルファスシリコン層は前記ゲート絶縁膜側に成膜されることを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/786 , G02F 1/1365 , H01L 21/205

FI (3件)：

H01L 29/78 618 E , H01L 21/205 , G02F 1/136 500

Fターム (56件)：

2H092JA24 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JB51 , 2H092KA04 , 2H092KA10 , 2H092MA05 , 2H092MA13 , 2H092MA27 , 2H092NA25 , 2H092NA27 , 5F045AA08 , 5F045AB04 , 5F045AB32 , 5F045AB33 , 5F045AC01 , 5F045AD07 , 5F045AE19 , 5F045AF07 , 5F045BB08 , 5F045BB09 , 5F045BB12 , 5F045BB16 , 5F045CA15 , 5F045DA53 , 5F045EB13 , 5F045EE12 , 5F110BB01 , 5F110CC05 , 5F110CC07 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD24 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE44 , 5F110FF01 , 5F110FF03 , 5F110FF09 , 5F110FF30 , 5F110GG02 , 5F110GG15 , 5F110GG19 , 5F110GG25 , 5F110GG45 , 5F110HK06 , 5F110HK07 , 5F110HK33 , 5F110NN02 , 5F110NN46 , 5F110NN54 , 5F110QQ22

引用特許：

審査官引用 (4件)

薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平5-126866 出願人：株式会社東芝
薄膜トランジスタのアクティブ層およびその製造方法
公報種別：公開公報出願番号：特願平7-270264 出願人：三星電子株式会社
薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平4-211491 出願人：富士通株式会社

全件表示

前のページに戻る