特許
J-GLOBAL ID：200903069178083029
半導体動作速度保証装置
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-258159
公開番号（公開出願番号）：特開2001-083220
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】 LSIテスタと速度測定専用テストベクタとを用いてLSIの動作速度保証を短時間で効率的に測定できるようにする。【解決手段】 LSI3に設けられた半導体動作速度保証回路10においては、速度測定専用テストベクタ1とLSIテスタ2を用いることにより、LSI3内の組み合わせ回路4を含むレジスタ5、6間の動作をもっともクリティカルな状態に設定するために、入力セレクタ13に対し、動作速度保証モード選択回路11が測定モードを設定し、動作速度保証状態入力回路12が入力データを生成する。入力セレクタ13により、前段レジスタ5に対しクリティカルな状態の信号入力が行われ、入力された信号は組み合せ回路4、後段レジスタ6を通る。LSIテスタ2によってLSI3の動作速度が短時間で効率的に測定される。
請求項（抜粋）：
LSI内における組み合わせ回路を含むレジスタ間に対し前記レジスタ間の動作をクリティカルな状態に設定する半導体動作速度保証回路を、前記LSIの内部に組み込んだことを特徴とする半導体動作速度保証装置。
Fターム (6件)：
2G032AA01
, 2G032AB01
, 2G032AB06
, 2G032AC03
, 2G032AD06
, 2G032AK11
